(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004 年1 月22 日 (22.01.2004)

PCT

(10) 国際公開番号 WO 2004/007132 A1

(51) 国際特許分類7:

B23H 1/02

(21) 国際出願番号:

PCT/JP2002/007107

1 0 1/31 2002 007 107

(22) 国際出願日:

2002年7月12日(12.07.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(71) 出願人 (米国を除く全ての指定国について): 三 菱電機株式会社 (MITSUBISHI DENKI KABUSHIKI KAISHA) [JP/JP]; 〒100-8310 東京都 千代田区 丸の内 二丁目 2番 3号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 佐藤 清侍 (SATOU,Seiji) [JP/JP]; 〒100-8310 東京都千代田区 丸 の内二丁目2番3号 三菱電機株式会社内 Tokyo (JP). 大黒 裕之 (OOGURO, Hiroyuki) [JP/JP]; 〒100-0004 東京都 千代田区 大手町二丁目 6番 2 号 三菱電機エ ンジニアリング株式会社内 Tokyo (JP).

- (74) 代理人: 酒井 宏明 (SAKAI,Hiroaki); 〒100-0013 東京都 千代田区 霞ヶ関三丁目 2番 6号 東京俱楽部ビルディング Tokyo (JP).
- (81) 指定国 (国内): CN, JP, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).


添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: DISCHARGE-PROCESSING POWER SOURCE DEVICE

(54) 発明の名称: 放電加工用電源装置



(57) Abstract: A discharge-processing power source device comprises a switching circuit for supplying a discharge pulse current to a polar gap (105) between an electrode and a workpiece as the other electrode counterposed at a predetermined interval from the electrode. The switching circuit is constituted of two switching circuits for receiving in parallel control pulse signals (PC) with a predetermined pulse width generated in response to a discharge start in the polar gap (105), i.e., switching circuits (6a, S2a) (6b, S2b) including a switching element suitable for high-speed action, and switching circuits (5a, S1a) (5b, S1b) including a switching element suitable for low-speed action. Thus, a wire discharge processing which matches with large-current and high-speed action is improved in efficiency.

(57) 要約: この発明では、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間(105)に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、前記スイッチング回路を、前記極間(105)での放電開始に応答して発生する所定パルス幅の制御パルス信号(PC)を並列に受ける2つのスイッチング回路、すなわち、高速動作に適したスイッチング素子を含むスイッチング回路(6a, S2a)(6b, S2b)と、低速動作に適したスイッチング素子を含むスイッチング回路(5a, S1a)(5b, S1b)とで構成し、大電流かつ高速動作に対応するワイヤ放電加工の効率向上を図る。

O 2004/007132 A1 III

明 細 書

放電加工用電源装置

5 技術分野

この発明は、ワイヤ電極と他方の電極である被加工物との間(以下「極間」という)に放電を生じさせて被加工物をワイヤ放電加工するワイヤ放電加工装置で用いる放電加工用電源装置に関し、特に大電流かつ高周波数に対応したワイヤ放電加工を行うワイヤ放電加工装置で用いる放電加工用電源装置に関する。

10

15

20

25

背景技術

(ワイヤ放電加工に関する公知技術)

無負荷時間の長さに代表される極間の状態に応じて、大小電流パルスを極間に 印加することで、ワイヤ断線を防止しながら高速にワイヤ放電加工が行えること は周知の技術である。一方、ワイヤ放電加工における繰り返し周波数は、60k $Hz\sim100kHz$ 程度であるが、大小2種類の電流パルスを印加した場合、各 電流パルスの発生比率が例えば大電流パルスは50%、小電流パルスは50%程度 となり、大電流パルスの繰り返し周波数は、 $30\sim50kHz$ になる。

一般に、予備放電パルスの無負荷電圧の長さに応じて大小の各電流パルスの電流ピークを変更する場合には、電圧印加からの無負荷時間が 2μ s 以内では小電流パルス (短絡、即放電) で制御し、電圧印加からの無負荷時間が 2μ s 以上では大電流パルス (正常放電) で制御すると、正常放電の発生比率は、おおむね全パルス数の約 $1/2\sim1/3$ 程度の値となる。また、短絡や即放電では、スラッジの発生が加工液の流通の影響等によって時間集中や位置集中となりやすく、スラッジの発生が放電集中の場合には繰り返し周波数が高くなる。

(スイッチング素子に関する公知技術)

第1図は、定格容量の異なるスイッチング素子のスイッチング応答時間に関す

10

る特性データの一覧を示す図である。第1図では、スイッチング素子として、3 つの電界効果トランジスタ(以下「FET」という)1~3と、1つの絶縁ゲートバイポーラトランジスタ(以下「IGBT」という)と、1つのIGBTモジュールとが示され、それぞれについて、「容量」「ゲート入力容量」「ターン・オン時間」「ターン・オフ時間」「最小パルス幅」が示されている。

FET1は、「容量」が500V,3A、「ゲート入力容量」が330pF、「ターン・オン時間」が25ns、「ターン・オフ時間」が50ns、「最小パルス幅」が77nsである。FET2は、「容量」が500V,10A、「ゲート入力容量」が1050pF、「ターン・オン時間」が85ns、「ターン・オフ時間」は135ns、「最小パルス幅」は210nsである。FET3は、「容量」が500V,30A、「ゲート入力容量」が2800pF、「ターン・オン時間」が172ns、「ターン・オフ時間」は300ns、「最小パルス幅」は472nsである。

IGBTは、「容量」が600V,75A、「ゲート入力容量」が4100p F、「ターン・オン時間」が600ns、「ターン・オフ時間」は800ns、 「最小パルス幅」は1400nsである。IGBTモジュールは、「容量」が6 00V,400A、「ゲート入力容量」が20000pF、「ターン・オン時間」が700ns、「ターン・オフ時間」は1100ns、「最小パルス幅」は 1800nsである。

20 一般的に、スイッチング素子は、定格電圧、定格電流の容量が大きくなるほど スイッチング応答時間が遅くなる傾向にある。そして、第1図に示すように、一 般的に同じ定格電圧でも電流容量の小さいスイッチング素子の方がゲート入力容 量が小さくなる傾向にある。つまり、駆動に必要な電力も少なくて済むようにな ってくるので、スイッチング素子の動作をより高速にすることができる。

25 スイッチング素子のうち、ON抵抗が小さく、発熱の少ない素子は、ゲート入力容量が大きいため、高速動作ができない。また、ゲート入力容量が小さく高速 動作可能な素子は、ON抵抗が大きく最大電流容量が小さいことに加え、発熱量 が大きいので、素子の冷却にコストがかかり、スペースが大きくなる等の問題が ある。

(放電加工用電源装置の具体的な従来例)

第2図は、従来の放電加工用電源装置の構成例を示す回路図である。第3図は、 第2図に示す加工放電用電源部101のスイッチング素子S11a, S11bを 駆動制御する電源制御回路の構成を示すブロック図である。

第2図において、放電加工部100には、ワイヤからなる電極Eと他方の電極 である被加工物Wとが適宜な間隔を置いて対向配置されている。この放電加工部 100に対し、加工放電用電源部101と予備放電用電源部102とが設けられ ている。

加工放電用電源部101は、可変の直流電源V11と、スイッチング素子(例えばFET) S11a, S11bと、ダイオードD11, D12, D13, D14とを備えている。予備放電用電源部102は、可変の直流電源V21と、スイッチング素子(例えばFET) S21と、抵抗器R21と、ダイオードD21,

15 D 2 2 とを備えている。

10

加工放電用電源部101では、直流電源V11の正極端には、ダイオードD1 1のカソード電極とスイッチング素子S11aのソース電極とが接続されている。 また、直流電源V11の負極端には、スイッチング素子S11bのソース電極と ダイオードD12のアノード電極とが接続されている。

20 スイッチング素子S11aのドレイン電極は、ダイオードD12のカソード電極とダイオードD13のアノード電極とに接続され、ダイオードD13のカソード電極は、被加工物Wに接続されている。ダイオードD13のカソード電極と被加工物Wとの接続ラインには、浮遊インダクタンスL11が存在している。

スイッチング素子S11bのドレイン電極は、ダイオードD11のアノード電 極とダイオードD14のカソード電極とに接続されている。ダイオードD14の アノード電極と電極Eとの接続ラインには、浮遊インダクタンスL12が存在している。

15

20

また、予備放電用電源部102では、直流電源V21の正極端には、スイッチング素子S21のソース電極が接続され、スイッチング素子S21のドレイン電極は、抵抗器R21を介してダイオードD21のアノード電極に接続されている。ダイオードD21のカソード電極は、被加工物Wに接続されている。ダイオードD21のカソード電極と被加工物Wとの接続ラインには、浮遊インダクタンスL21が存在している。

また、直流電源V21の負極端には、ダイオードD22のカソード電極が接続され、ダイオードD22のアノード電極は、電極Eに接続されている。ダイオードD22のアノード電極と電極Eとの接続ラインには、浮遊インダクタンスL22が存在している。ダイオードD21のカソード電極と被加工物Wとの接続ラインと、ダイオードD22のアノード電極と電極Eとの接続ラインとの間には、浮遊容量C11が存在している。

第3図に示すように、加工放電用電源部101のスイッチング素子S11a, S11bを駆動制御する電源制御回路は、電極Eと被加工物Wとの間である極間 (W-E) 105に放電電流が流れるのを検出する放電検出回路13と、放電検出回路13から開始指令パルス信号PKを受ける発振制御回路14と、発振制御回路14から制御パルス信号PCが並列に入力されるドライブ回路15a, 15bとを備えている。スイッチング素子S11a, S11bは、ドライブ回路15a, 15bから駆動パルス信号PDを受けて極間 (W-E) 105に加工パルス信号PSを印加するようになっている。

次に、第2図〜第4図を参照して、従来の放電加工用電源装置の動作について 説明する。なお、第4図は、第1図に示す従来の放電加工用電源装置の動作原理 を説明する図である。

20

25

放電維持電流である。被加工物Wから電極Eに向かう電流IWEは、極間電流である。 また、VWEは、極間電圧である。

また、第3図において、tk, tc, td. ts は、それぞれ、各回路で入力を受けて所望の信号を発生出力する処理に要する時間(遅延時間)を示し、tr は、それらを総和した遅延時間である。つまり、遅延時間tr は、放電検出回路 13が放電加工部100の極間(W-E)105での放電発生を検出してからスイッチング素子S11a, S11bが極間(W-E)105に加工パルスPSを 印加できるまでの時間である。なお、極間(W-E)105は、以降、単に極間と表記する。

10 さて、第2図、第3図において、電極Eと被加工物Wとの間である極間が放電、 短絡していない状態で、予備放電用電源部100のスイッチング素子S21がオ ンすると、直流電源V21の電圧が極間に現れる。同時に、回路中の浮遊容量C 11は、直流電源V21の電圧まで充電される。なお、電極Eと被加工物Wとの 間の距離は、放電が発生するように、図示していない数値制御装置とサーボ駆動 制御装置によって制御されている。

直流電源V21の出力電圧によって極間に放電が発生すると、まず、回路中の 浮遊容量C11に蓄電されていた電荷が極間にコンデンサ放電され、放電開始電 流IWE10が流れる。これによって、極間には導電路が形成される。この導電路を維 持しておくためには、回路中の浮遊容量C11の電荷が放電しきった後も極間に 電流を流し続けておかなければならないので、スイッチング素子S21はオンし たままにしておく。

10

20

この放電維持電流IWE22は、比較的電流値が小さく、加工エネルギーとしても弱いため、大電流の放電加工電流IWE11を流すための予備放電電流の役割を持っている。極間に流そうとする大電流の放電加工電流IWE11は、次のように、放電発生と同時に極間に現れてくるこの放電維持電流IWE22によって放電発生を検知し、検知した時刻 t 0 からある時間 t r だけ遅れて極間に出力されるようになっている。

すなわち、放電検出回路13は、極間に放電が発生したことによって極間電圧 VWEが低下したことを検出し、発振制御回路14に大電流出力の開始指令パルス信 号PKを出力する。発振制御回路14は、極間の加工状態によって設定されるパ ルス幅の制御パルス信号PCをドライブ回路15a, 15bに出力する。ドライ ブ回路15aは、発振制御回路14で設定されたパルス幅を持つ駆動パルス信号 PDによってスイッチング素子S11aをオン駆動する。同時に、ドライブ回路 15bは、同様に駆動パルス信号PDによってスイッチング素子S11bをオン 駆動する。

ここで、スイッチング素子S11a, S11b, S21が全てオン動作状態に なると、電圧の異なる複数の直流電源が接続された回路が形成されることになる。 この場合には、サージ電圧を含む電位差によって回路中の素子が破壊されるおそ れがある。そこで、スイッチング素子S11a, S11bをオンするときには、 安全策としてスイッチング素子S21はオフするようにする。

加工放電用電源部101では、スイッチング素子S11a, S11bが同時にオン動作することによって、直流電源V11 →スイッチング素子S11a →ダイオードD13 →回路中の浮遊インダクタンスL11 →被加工物W →電極E →回路中の浮遊インダクタンスL12 →ダイオードD14 →スイッチング素子S11b →直流電源V11の経路で大電流の放電加工電流IWE11が流れる。

ドライブ回路15a, 15bは、発振制御回路14からの制御パルス信号PC 25 が無くなると、それぞれスイッチング素子S11a, S11bをオフ駆動する。 このとき、放電加工電流IWE11は、回路中の浮遊インダクタンスL11, L12の 誘導作用により回路中を流れ続けようとする。その結果、 回路中の浮遊インダク

10

15

20

25

タンスL11→被加工物W→電極E→回路中の浮遊インダクタンスL12→ダイオードD14→ダイオードD11→直流電源V11の経路で放電加工電流IWE11が直流電源V11に帰還し、回生される。

次に、第4図において、極間電圧VWE(1)は、スイッチング素子S21(3)がオン動作することによってある電圧(直流電源V21の電圧)になり、コンデンサC11が充電される。放電開始時刻 t 0にてコンデンサC11の放電による放電開始電流IWE10(2)が流れ始めると、極電圧VWE(1)は、低下を始める。また、放電維持電流IWE22(4)が、浮遊インダクタンスL21,L22の影響を受けてV21/(L21+L22)の立ち上がり傾きを持って流れ始める。

極間電圧VWE(1)は、放電開始時刻 t Oから時間 t k を経過した後のある時刻にて最低の放電電圧 V a に到達し、以降、その放電電圧 V a を維持する。放電維持電流IWE22(4)は、放電開始電流IWE10(2)がピーク値を過ぎた当たり(放電開始時刻 t O から時間 t k を経過した後のある時刻)にて、所定値(IWE22(max) = V 2 1/R 2 1)に到達する。そして、放電開始時刻 t O から時間 t r を経過すると、スイッチング素子S 1 1 a,S 1 1 b であるスイッチング素子S 1 1 (8)がオン動作を行うので、その時間 t r を経過するまで、スイッチング素子S 2 1 (3)はオン動作状態を維持するようになっている。したがって、放電維持電流IWE22(4)は、スイッチング素子S 2 1 (3)がオン動作をしている時間 t r 内、その所定値(IWE22(max) = V 2 1/R 2 1)を維持する。

次いで、放電開始時刻t0から時間(tk+tc+td)を経過したとき、ド

10

15

20

25

ライブ回路15a, 15bが駆動パルス信号PD(7)を発生する。この駆動パルス信号PD(7)の発生期間は、制御パルス信号PC(6)の発生期間と同じである。最後に、放電開始時刻t0から時間(tk+tc+td+ts)を経過したとき、つまり、放電開始時刻t0から時間trを経過したとき、スイッチング素子S11a, S11bであるスイッチング素子S11(8)がオン動作を行い、加工パルス信号PSが出力される。スイッチング素子S11(8)がオン動作を行う期間は、駆動パルス信号PD(7)の発生期間と同じである。

スイッチング素子S11(8)がオン動作を行うと、放電加工電流IWE11(9)が流れ始める。放電加工電流IWE11(9)は、浮遊インダクタンスL11, L12を通して流れるので、スイッチング素子S11(8)がオン動作状態にある期間内、V11/(L11+L12)の傾きを持って上昇を続ける。通常、直流電源V11の電圧の方が直流電源V21の電圧よりも2~3倍高いので、放電加工電流IWE11(9)の立ち上がりの傾きは、放電維持電流IWE22(4)の立ち上がりの傾きよりも急峻になる。放電加工電流IWE11(9)は、スイッチング素子S11(8)がオフ動作を行うと、下降に転じる。

結局、極間電流IWE(10)は、 IWE= IWE10+ IWE22+ IWE11となる。つまり、最初の放電開始電流 IWE10(2)と、最終的な大電流の放電加工電流IWE11(9)との時間差の間を、予備放電用電源部102から出力される放電維持電流IWE22(4)にてつなげている。これによって、極間電流IWE(10)が途切れることなく、極間の放電状態を維持しながら繰り返し放電加工が行えることになる。

ここで、スイッチング素子S11a, S11bとして、第1図に示したFET 2を使用した場合、放電開始時刻 t 0 から放電加工電流IWE11が極間に現れるまでの遅延時間 t r は、通常410 n s 程度である。また、放電開始電流IWE10のコンデンサ放電のパルス幅は、360 n s 程度である。この間の時間60 n s は、このままでは放電が途切れる危険性あるが、前述のように放電維持電流IWE22が流れるので、極間電流IWEが途切れることはない。

しかしながら、上述した従来の放電加工用電源装置では、放電維持電流IWE22の

15

20

25

上限値が抵抗器R21で制限されている。また、回路中の浮遊インダクタンスL21, L22によって過渡状態の初期段階では電流値が低い。そのために、放電発生後に形成された極間の導電路が維持できず、放電加工電流IWE11の投入に失敗することがあるという問題がある。

5 特に、大型のワイヤ放電加工装置では、当該ワイヤ放電加工装置内の放電加工 部における極間と電源装置との距離が長くなるので、その間を結ぶ給電ケーブル も長くなる。その結果、回路中の浮遊インダクタンスが大きくなり、放電開始電 流 IWE10が消滅した後も放電維持電流IWE22が立ち上がってこない場合があるので、 極間に形成されていた導電路が絶たれてしまうことが起こる。

また、抵抗器R21においても抵抗巻線によるインダクタンス成分が存在し、 必要な抵抗値を得るためにインダクタンスも大きくなる。このように、抵抗器の インダクタンスが大きくなる場合には、さらに放電維持電流IWE22の立ち上がりを 妨げることになる。また、最初の放電開始電流 IWE10は、コンデンサ放電による 電流であり、実際には振動成分を含んでいる。そのため、予め放電維持電流IWE22 の最大値を多少大きくしていたとしても、この振動の負側の成分によって放電維 持電流IWE22が相殺されてしまい、極間に形成されていた導電路が絶たれてしまう こともある。

このように放電加工電流IWE11を投入する以前に放電開始電流 IWE10によって確保された極間の導電路が絶たれてしまうと、予備放電電流である放電維持電流 IWE22によって安定して放電加工電流IWE11を極間に供給するという作用が得られないので、放電加工においては様々な障害が発生する。

すなわち、極間の導電路が絶たれている状態では、加工放電電源部 1 0 1 の出力端が開放状態であるので、放電加工電流IWE11は流れない。この場合には正常な放電加工が行われない。このような状態の発生頻度が高くなると、有効な放電回数が低下してしまう。その結果、本来得られるはずの加工速度が得られなかったり、それ以上の加工速度の向上を図ることができなくなってしまうという問題がある。

10

15

20

25

また、直流電源V11の電圧は、短時間に大電流を出力するために、通常は直流電源V21の電圧よりも2~3倍程度高くしてあるが、極間に導電路がなく開放状態となった場合は、この直流電源V11の高電圧が極間に印加された状態となる。その結果、この高電圧によって新たに放電が発生し、予備放電なく突然大電流が極間に流れることになる。その結果、ワイヤ電極が細い場合には断線することが起こる。ワイヤ電極に断線が発生しなくても加工面が粗くなって加工精度が悪化する原因となり、安定した放電加工特性を得ることができない等の問題がある。

上述のような問題については、特公平5-9209号公報(ワイヤカット放電加工装置用電源)においても同様の指摘がなされ、その解決策として、インダクタンスとコンデンサを直列接続した回路を極間と並列に設けて放電発生後の極間の導電路を維持し、すなわち放電状態を安定に持続させ、加工効率の低下を防止する技術が開示されている。しかしながら、この措置では、結果的に極間に余分なコンデンサを付加するので、例えば電源装置側からみた電気容量が回路中の浮遊容量と合わせて増大してしまい、出力電圧を極間に印加した場合の立ち上がり時定数が大きくなり、極間電圧の立ち上がりが遅くなってしまう。このため、放電を発生させるまでの電圧印加時間が長くなるので、有効な放電回数が減少し、加工効率が充分に向上できない欠点がある。

また、上記特公平5-9209号公報に開示されたワイヤカット放電加工装置 用電源では、付加するインダクタンスとコンデンサの値により、固有の振動周波 数を得ているが、近年の放電加工用電源装置では、極間に印加する電圧の極性を 交互に入れ替えて発振出力していく両極性タイプのものが主流となってきている。 この場合には、付加されたコンデンサは、少なくとも電圧印加の発振周波数によ って充放電動作を繰り返すことになる。高周波用途のコンデンサであっても誘電 損失は存在する。したがって、上記特公平5-9209号公報に開示された技術 では、電圧印加の発振周波数に制限を加えるだけでなく、誘電損失よる発熱も伴 い、供給エネルギーの損失も発生してしまう問題がある。

10

15

20

25

(この発明に対する先行例)

この発明は、高速加工に必要な大電流と高周波化とを両立可能に実現するものである。この点に関する先行例としては、例えば、特開平11-48039号公報(放電加工機の放電加工電源装置)、特開昭64-11713号公報(放電加工電源)および特開平8-118147号公報(ワイヤ放電加工機の放電加工電源制御装置)を挙げることができる。

特開平11-48039号公報(放電加工機の放電加工電源装置)と特開昭64-11713号公報(放電加工電源)とは、加工間隙に大電流を供給する技術を開示しているが、回路の効率や熱損失についての検討はなされていない。すなわち、大電流を供給した場合の熱損失やスイッチング効率を改善するために、電流容量の大きい低損失特性に優れるスイッチング素子を使用すると、ゲート入力容量が大きく、ターン電流の立ち上がり特性が悪化し、アーク切れが発生しやすくなり、ワイヤ断線が頻発するという問題がある。

また、特開平8-118147号公報(ワイヤ放電加工機の放電加工電源制御装置)では、大中小の3種類の電流パルスを印加することで、ワイヤ断線の防止をより確実にする技術が開示されている。しかし、同一のスイッチング素子とドライブ回路とで構成しているため、例えば、φ0.35等の太いワイヤ電極を使用する場合、電流ピークの増加に対応するためには、スイッチング素子の並列数を増やす必要があり、コストが増大する、電源装置の小型化が図れないという問題がある。

要するに、上記の先行例を含む従来例においては、大電流は供給できるが、放電周波数が高くなると、スイッチング素子のエネルギー損失が急激に増大し、スイッチング素子が熱破壊するという問題がある。もしくは、熱破壊はしなくとも、増大したスイッチングロスから素子を守るためには、熱変換装置の容量を極端に増やす必要があり、コストの低減や電源装置の小型化が図れないという問題がある。例えば、IGBT等の低損失で大電流供給に適したスイッチング素子は、繰り返し周波数の高い領域(例えば40kHz)では、使用が困難である。小電流

容量スイッチング素子は、一般的にON抵抗が大きいため、ON時間が長くなる と熱損失が極端に増え、放熱処理にコストがかかる。

この発明は、上記に鑑みてなされたもので、スイッチング回路を2種類の特性の異なるスイッチング回路によって構成し、これによって大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができ、併せてスイッチング素子の数や発熱量を少なくすることができる放電加工用電源装置を得ることを目的とする。

発明の開示

5

20

10 この発明では、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を発生するパルス幅制御手段を備えるとともに、前記スイッチング回路は、前記制御パルス信号を並列に受ける2つのスイッチング回路であって、高速動作に適したスイッチング素子を含むスイッチング回路と、低速動作に適したスイッチング素子を含むスイッチングれることを特徴とする。

この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路と、低速動作に適したスイッチング素子を含むスイッチング回路とを同一放電電流パルス発生時間内で、放電電流が継続するように順次駆動することができるので、大電流かつ高周波の間欠放電電流を発生することができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。

25 つぎの発明は、上記の発明において、前記スイッチング回路は、前記極間での 放電開始の検出信号を受ける第1スイッチング回路と、前記制御パルス信号を受 ける第2スイッチング回路とで構成され、前記第1スイッチング回路は、高速動

10

25

作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれか 一方を含むスイッチング回路であり、前記第2スイッチング回路は、低速動作に 適したスイッチング素子を含むスイッチング回路であることを特徴とする。

この発明によれば、第1スイッチング回路は、制御パルス信号を発生する処理 時間分、第2スイッチング回路よりも速くスイッチングを行う。したがって、よ り高速の動作を実現することができる。また、第1スイッチング回路は、高速動 作に適したスイッチング素子と低速動作に適したスイッチング素子とのいずれで も用いることができるので、使用素子の選択範囲を広くすることができる。

つぎの発明は、上記の発明において、前記第1スイッチング回路は、高速動作 に適したスイッチング素子を含むスイッチング回路である場合には、前記放電開 始の検出信号が前記高速動作に適したスイッチング素子の制御端に直接印加され ることを特徴とする。

この発明によれば、第1スイッチング回路では、スイッチング素子の駆動手段 を省略することができ、構成の簡素化が図れる。

15 つぎの発明は、上記の発明において、前記第1スイッチング回路は、前記放電 開始の検出信号を受けてパルス幅が互いに異なる駆動パルス信号を発生する複数 の駆動回路と、外部からの指令に基づき前記複数の駆動回路のいずれか一つが出 力する駆動パルス信号を選択して前記スイッチング素子の制御端に印加する選択 回路とを備えたことを特徴とする。

20 この発明によれば、高速動作を行うスイッチング素子の駆動時間を任意に可変 制御することができる。

つぎの発明は、上記の発明において、前記スイッチング回路は、前記放電開始の検出信号を受ける第1スイッチング回路と、前記制御パルス信号を受ける第2スイッチング回路とで構成され、前記第1スイッチング回路は、高速動作に適したスイッチング素子を含むスイッチング回路であり、前記第2スイッチング回路は、低速動作に適したスイッチング素子を含むスイッチング回路であり、前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第2スイッチ

10

15

20

25

ング回路において対向するスイッチング素子間で互いに異なる値に制御すること を特徴とする。

この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回路を用いて、間欠放電1パルス当たりの投入エネルギーが大きい環流ドライブ方式を実現することができる。したがって、大電流を必要とする太線ワイヤ電極っを用いたワイヤ放電加工が可能となる。

つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向するスイッチング素子の一方が導通状態になる期間を与える第1パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第1設定手段と、前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第1パルス幅とは異なる値の第2パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第2設定手段とを備えたことを特徴とする。

この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回 路において対向するスイッチング素子毎に異なるパルス幅の制御パルス信号を発 生することができる。

つぎの発明は、上記の発明において、前記パルス幅制御手段は、第1パルス幅 に設定した制御パルス信号を発生する設定手段と、前記第1パルス幅を延長した 第2パルス幅の制御パルス信号を出力する延長手段と、外部からの指令に従い前 記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのス イッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第 1パルス幅を持つ制御パルス信号と前記第2パルス幅を持つ制御パルス信号とを 切り替えて出力する切替手段とを備えたことを特徴とする。

この発明によれば、低速動作に適したスイッチング素子を含むスイッチング回 路において対向するスイッチング素子に対し、外部からの指令に従って、異なる パルス幅の制御パルス信号を与えることができる。

つぎの発明は、上記の発明において、前記パルス幅制御手段は、前記対向する

15

20

25

スイッチング素子の一方が導通状態になる期間を与える第1パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第1 設定手段と、前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第1パルス幅とは異なる値の第2パルス幅に設定した制御パルス信号を発生し、前記他方のスイッチング素子の駆動手段に与える第2設定手段とを備え、さらに、前記第1スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する設定手段を備え、前記第1スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することを特徴とする。

この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。

つぎの発明は、上記の発明において、前記パルス幅制御手段は、第1パルス幅に設定した制御パルス信号を発生する第1設定手段と、前記第1パルス幅を延長した第2パルス幅の制御パルス信号を出力する延長手段と、外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御パルス信号として、前記第1パルス幅を持つ制御パルス信号と前記第2パルス幅を持つ制御パルス信号とを切り替えて出力する切替手段とを備え、さらに、前記第1スイッチング回路において対向するスイッチング素子のそれぞれを導通状態にする期間を与えるパルス幅を設定する第2設定手段を備え、前記第1スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記第2設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することを特徴とする。

10

15

20

25

この発明によれば、高速動作に適したスイッチング素子を含むスイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、適切に設定されたパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動することができるので、素子の負荷バランスを採ることができる。

つぎの発明は、上記の発明において、前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする。

この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することができるので、少なくとも低速動作に適するスイッチング素子のオン動作期間を外部から任意に設定することができる。

つぎの発明は、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第1パルス幅の制御パルス信号を発生する第1パルス幅制御手段、および前記第1パルス幅とは異なる値の第2パルス幅の制御パルス信号を発生する第2パルス幅制御手段と、前記第1パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第1スイッチング回路と、前記第2パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第2スイッチング回路であって、高速動作に適したスイッチング素子を含む第2スイッチング回路と、前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第1パルス幅制御手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第2パルス幅制御手段に出力指示を出す電流パルス選択手段とを備えたことを特徴とする。

この発明によれば、大電流を印加する正常放電時では、低速動作に適したスイッチング回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路を動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特

10

15

20

25

性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を1/2~1/3に押さえることができるので、より大電流かつ低損失の素子(例えばIGBT等)が使用できる。

つぎの発明によれば、電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第1パルス幅の制御パルス信号を発生する第1パルス幅制御手段、および前記第1パルス幅とは異なる値の第2パルス幅の制御パルス信号を発生する第2パルス幅制御手段と、前記第1パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、低速動作に適したスイッチング素子を含む第1スイッチング回路と、前記第2パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給するスイッチング回路であって、高速動作に適したスイッチング素子を含む第2スイッチング回路であって、高速動作に適したスイッチング素子を含む第2スイッチング回路と、前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態とのいずれであるかを判別する放電状態判別手段と、前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、前記第1パルス幅制御手段に出力停止指示を出す電流パルス停止手段とを備えたことを特徴とする。

この発明によれば、大電流を印加する正常放電時では、高速動作に適したスイッチング回路と低速動作に適したスイッチング回路の両回路を動作させ、繰り返す周波数が高くなる短絡や即放電時では、高速動作に適したスイッチング回路のみを動作させることができる。したがって、大電流かつ高周波数に対応したワイヤ放電加工を効率よく行うことができる。また、特性の異なるスイッチング素子を用いるので、素子数を低減でき、その結果、発熱量を減らすことができる。さらに、低損失側のスイッチング回路の繰り返し周波数を1/2~1/3に押さえることができるので、より大電流かつ低損失の素子(例えばIGBT等)が使用できる。

・つぎの発明によれば、上記の発明において、前記制御パルス信号のパルス幅を

放電開始前に外部から変更設定を行う手段を備えたことを特徴とする。

この発明によれば、制御パルス信号のパルス幅を放電開始前に外部から変更設定することができるので、少なくとも低速動作に適するスイッチング素子のオン動作期間を外部から任意に設定することができる。

5

10

15

20

25

図面の簡単な説明

第1図は、定格容量の異なるスイッチング素子のスイッチング応答時間に関す る特性データの一覧を示す図であり、第2図は、従来の放電加工用電源装置の構 成例を示す回路図であり、第3図は、第2図に示す加工放電用電源部のスイッチ ング素子を駆動制御する電源制御回路の構成を示すブロック図であり、第4図は、 第3図に示す電源制御回路による従来の放電加工用電源装置の動作原理を説明す る図であり、第5図は、この発明の実施の形態1である放電加工用電源装置の主 な構成を示す回路図であり、第6図は、第5図に示す放電加工用電源装置のスイ ッチング素子を駆動制御する電源制御回路の構成を示すブロック図であり、第7 図は、第6図に示す電源制御回路による放電加工用電源装置の動作原理を説明す る図であり、第8図は、第6図に示す電源制御回路によって動作する放電加工用 電源装置の各部の動作波形を示す図であり、第9図は、第1図に示したスイッチ ング素子を用いた場合の発熱量と加工速度との関係を説明する図であり、第10 図は、この発明の実施の形態2である放電加工用電源装置が備える電源制御回路 の構成を示すブロック図であり、第11図は、第10図に示す電源制御回路によ る放電加工用電源装置の動作原理を説明する図であり、第12図は、第10図に 示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す 図であり、第13図は、この発明の実施の形態3である放電加工用電源装置が備 える電源制御回路の構成を示すブロック図であり、第14図は、この発明の実施 の形態4である放電加工用電源装置が備える電源制御回路の構成を示すブロック 図であり、第15図は、第14図に示す電源制御回路による放電加工用電源装置 の動作原理を説明する図であり、第16図は、第14図に示す電源制御回路が出

10

20

力するゲート・ドライブ信号と放電加工用電源装置における極間電流との関係を 説明する図であり、第17図は、この発明の実施の形態5である放電加工用電源 装置が備える電源制御回路の構成を示すプロック図であり、第18図は、この発 明の実施の形態6である放電加工用電源装置が備える電源制御回路の構成を示す ブロック図であり、第19図は、この発明の実施の形態7である放電加工用電源 装置が備える電源制御回路の構成を示すブロック図であり、第20図は、第19 図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図であり、 第21図は、この発明の実施の形態8である放電加工用電源装置が備える電源制 御回路の構成を示すブロック図であり、第22図は、第21図に示す電源制御回 路による放電加工用電源装置の動作原理を説明する図である。

発明を実施するための最良の形態

以下に添付図面を参照して、この発明にかかる放電加工用電源装置の好適な実施の形態を詳細に説明する。

15 実施の形態 1.

第5図は、この発明の実施の形態1である放電加工用電源装置の主な構成を示す回路図である。第6図は、第5図に示す放電加工用電源装置のスイッチング素子を駆動制御する電源制御回路の構成を示すブロック図である。

第5図において、電極Eと被加工物Wは、放電加工部に適宜な間隔を置いて配置されている。電極Eと被加工物Wとの間には、放電開始時に外部から直流電圧 (極間電圧)が印加できるようになっている。なお、電極Eと被加工物Wとの間には、浮遊容量C1が存在している。

この電極Eと被加工物Wとに対し、可変の直流電源V1と、スイッチング素子 S1a, S1b, S2a, S2bと、ダイオードD1, D2とが配置されている。 ここで、スイッチング素子S1a, S1bには、大電流・低損失に適した素子 (例えばIGBT)が用いられる。また、スイッチング素子S2a, S2bには、 高速動作に適した素子(例えばFET)が用いられる。

10

15

20

25

直流電源V1の正極端には、並列接続されたスイッチング素子S2a, S1aの一方の信号電極とダイオードD2のカソード電極とが接続されている。また、直流電源V1の負極端には、並列接続されたスイッチング素子S1b, S2bの一方の信号電極とダイオードD1のアノード電極とが接続されている。

並列接続されたスイッチング素子S2a,S1aの他方の信号電極は、ダイオードD1のカソード電極と共に被加工物Wに接続されている。この接続ラインには浮遊インダクタンスL1が存在している。また、並列接続されたスイッチング素子S1b,S2bの他方の信号電極は、ダイオードD2のアノード電極と共に電極Eに接続されている。この接続ラインには浮遊インダクタンスL2が存在している。

第6図に示すように、スイッチング素子S1a, S1b, S2a、S2bを駆動制御する電源制御回路は、電極Eと被加工物Wとの間である極間(W-E)105に放電電流が流れるのを検出する放電検出回路3と、放電検出回路3から開始指令パルス信号PKを受ける発振制御回路4と、発振制御回路4から制御パルス信号PCが並列に入力されるドライブ回路5a, 5b, 6a, 6bとを備えている。スイッチング素子S1a, S1bは、ドライブ回路5a, 5bから駆動パルス信号PD1を受けて、またスイッチング素子S2a、S2bは、ドライブ回路6a, 6bから駆動パルス信号PD2を受けて、それぞれ極間(W-E)105に加工パルス信号PSを印加するようになっている。

放電検出回路3は、例えば、基準電圧21と、コンパレータ22と、極間電圧 VWEを分圧する抵抗素子23,24の直列回路とを備えている。抵抗素子23,24の直列回路での分圧電圧をコンパレータ22の正相入力端(+)に与え、基準電圧21をコンパレータ22の逆相入力端(-)に与え、極間電圧VWEが初期値から基準電圧21以下に降下したとき、コンパレータ22の出力レベルが反転することで極間での放電開始を検出する。

ドライブ回路 5 a , 5 b は、例えば、制御パルス信号 P C が入力されるバッファ 2 5 と、バッファ 2 5 の出力が抵抗素子 2 6 を介して入力され 2 つトランジス

10

15

20

25

タ27,28の直列回路からなるドライバと、ドライバの出力端とスイッチング素子S1a,S1bの制御端とを接続する抵抗素子29とで構成される。ドライブ回路6a,6bは、例えば、制御パルス信号PCが入力されるバッファ30と、バッファ30の出力端とスイッチング素子S2a,S2bの制御端とを接続する抵抗素子31とで構成される。

次に、第5図〜第9図を参照して、実施の形態1による放電加工用電源装置の動作について説明する。なお、第7図は、第6図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第8図は、第6図に示す電源制御回路による放電加工用電源装置の各部の動作波形を示す図である。第9図は、第1図に示したスイッチング素子を用いた場合の発熱量と加工速度との関係を説明する図である。

まず、第5図、第6図に示されている符号の意味を説明する。第5図において、 浮遊容量C1から被加工物Wに向かう電流IWEOは、放電開始電流である。スイッチング素子S1a(S1b)を一方の信号電極から他方の信号電極に向かう電流 IWE1は、放電加工電流である。スイッチング素子S2a(S2b)を一方の信号 電極から他方の信号電極に向かう電流IWE2は、放電維持電流である。被加工物W から電極Eに向かう電流IWEは、極間電流である。また、VWEは、極間電圧である。 また、第6図において、tk, tc, tdは、それぞれ、各回路にて入力を受けて所望の信号を発生出力する処理に要する時間(遅延時間)を示している。 t s1は、スイッチング素子S1a, S1bでの遅延時間を示している。 t s2は、 スイッチング素子S1a, S1bでの遅延時間を示している。 tr1は、放電が 発生した時点(時刻t0)から大電流の放電加工電流IWE1が極間に現れるまでの 遅延時間である。 tr2は、放電が発生した時点(時刻t0)から放電維持電流 IWE2が極間に現れるまでの遅延時間である。

さて、第5図〜第7図において、極間に図示していない別の電源装置から所定の極間電圧VWEを印加し、極間が放電できる状態にする。これによって回路中の浮遊容量C1によるコンデンサ放電が発生し、放電開始電流 IWEOが極間に現れる。

10

15

20

25

極間電圧VWEは、急激に低下し、放電開始時刻 t 0 から時間 t k 経過後に最低の放電電圧 V a で安定する(第7図(1))。

放電検出回路 3 は、極間電圧VWEが基準電圧 2 1 よりも低くなることをコンパレータ 2 1 によって検出して極間に放電が発生したことを検知すると、その検知した時点(放電開始時刻 t 0)から遅延時間 t k 後に発振制御回路 4 に発振開始指令パルス信号 P K を出力する。発振開始指令パルス信号 P K は、極間電圧 VWEが消滅するまでの間出力される(第7図(2))。発振制御回路 4 は、発振開始指令パルス信号 P K を受けて、極間の加工状態によって予め設定されているパルス幅の制御パルス信号 P C を遅延時間 t c 後にドライブ回路 5 a , 5 b , 6 a , 6 b に出力する(第7図(3))。

これによって、ドライブ回路 5 a , 5 b は、遅延時間 t d 後に所定パルス幅を持つ駆動パルス信号 PD1をスイッチング素子 S 1 a , S 1 b に出力しオン駆動する(第7図(4))。スイッチング素子 S 1 a , S 1 b は、遅延時間 t s 1後に、一定期間 t 1 (on)だけオン動作状態になる(第7図(5))。スイッチング素子 S 1 a , S 1 b を流れる電流 IWE1は、浮遊インダクタンス L 1 , L 2 を通って極間に現れるので、一定期間 t 1 (on)内、ある傾きを持って上昇を続け、一定期間 t 1 (on)の終了と同時に下降に転ずる(第7図(8))。

ここで、スイッチング素子S1a, S1bは、大電流・低損失に適した素子であるので、遅延時間 ts1は大きく、オン動作状態にある期間(t1(on))も大きくする必要がある。一方、スイッチング素子S2a, S2bは、高速動作

10

15

20

25

に適した素子であるので、遅延時間 t s 1 は小さく、オン動作状態にある期間 (t 2 (o n))も小さくてよい。したがって、第7図(5)(7)に示すように、スイッチング素子S1a,S1bの遅延時間 t s 1 と、スイッチング素子S2a,S2bの遅延時間 t s 2 となっている。

また、第7図(4)(6)に示すように、駆動パルス信号PD1, PD2のパルス幅は、PD1>PD2となっている。なお、駆動パルス信号PD1のパルス幅は、発振制御回路4が出力する制御パルス信号PCのパルス幅と同じパルス幅を持っているが、終了時刻は外部から変更設定できるようになっている。一方、駆動パルス信号PD1のパルス幅は、その役割から固定値を用いてよい。

その結果、第7図(8)に示すように、極間電流IMEとして、最初に時間tr2(tk+tc+td+ts2=tr2)の経過後にスイッチング素子S2a,S2bを流れる電流IME2が現れ、その後、時間tr1(tk+tc+td+ts1=tr1)の経過後にスイッチング素子S1a,S1bを流れる電流IME1が現れることになる。この電流IME2は、従来例で説明した放電維持電流IWE22に対応し、電流IME1は、従来例で説明した大電流の放電加工電流IWE11に対応していることが解る。

そして、スイッチング素子Sla,Slbがオン動作状態にある期間(tl(on))と、スイッチング素子Sla,Slbがオン動作状態にある期間(tlon))との時間位置と大きさを調節することによって、第7図(8)に示すように、放電維持電流IWE2と放電加工電流IWE1とが大きな重なり部分を持つように発生させることができる。

第8図では、以上説明した極間電流IWEに関わる部分の動作波形が抜き出して示されている。第8図において、所定の極間電圧VWEが極間に印加されると(1)、放電開始電流IWEOが流れ(2)、放電検出回路3が極間電圧VWEの低下を検出した放電開始時刻t0に開始指令パルス信号PKを出力する(3)。放電開始時刻t0から時間tr2を経過した時点は、放電開始電流IWEOがピーク値を過ぎた当たりになっている(9)。

WO 2004/007132

5

10

15

20

25

放電開始時刻 t 0 から時間 t r 2 を経過した時点で、スイッチング素子S 2 a , S 2 b が駆動パルス信号 P D 2 によって一定期間 t 2 (o n) だけオン動作状態になり (4) 、放電維持電流 I W 2 が流れる (5) 。この放電維持電流 I W 2 は、放電開始電流 I W E 0 がピーク値を過ぎてある値に降下した当たりで放電開始電流 I W E 0 と入れ替わる形で流れ始める (9) 。

発振制御回路4が出力する制御パルス信号PCは、予め設定したパルス幅を持ち(6)、駆動パルス信号PD1はそれと同じパルス幅を持って発生する(7)。 放電開始時刻 t 0 から時間 t r 1 を経過した時点で、スイッチング素子S1a, S1bが駆動パルス信号PD1によって一定期間 t 1 (on) だけオン動作状態になり(7)、大電流の放電加工電流IW1が流れる(8)。この放電加工電流IW1 は、放電維持電流IW2が下降に転じた当たりで放電維持電流IW2と入れ替わる形で流れ始める(9)。

第8図(9)に示すように、極間電流IWEは、従来例と同様に(第4図(10)参照)、IWE=IWE0+IWE2+IWE1となるが、相互の重なり部分が従来例よりも相当に増加している。したがって、極間電流IWEが途切れないようにすることができるだけでなく、大きな重なり部分を持つことによって加工エネルギーを増加させることができるので、同一の放電周波数で比較すると加工効率が向上することになる。

ここで、スイッチング素子S1a, S1b, S2a, S2bに具体的な素子を適用して説明する。まず、スイッチング素子S1a, S1bには、大電流を流すために電流容量の大きな素子として、第1図に示すスイッチング素子IGBTを選定したとすると、遅延時間ts1は、約600nsとなる。次に、スイッチング素子S2a, S2bは、次のようにして定める。

すなわち、コンデンサ放電による放電開始電流IWE0のパルス幅は、360ns程度である。放電開始時刻 t0から放電維持電流IWE2が極間に現れるまでの遅延時間 tr2は、スイッチング素子S2a,S2bに第1図に示すスイッチング素子FET2を使用すると、従来例と同様に410ns程度である。この値は、放

15

20

25

電開始電流IWEOのパルス幅よりも大きい。これでは、極間電流に途切れが生ずる。そこで、スイッチング素子S2a, S2bには、放電を維持できる電流だけを流すために電流容量の小さい素子として、第1図に示すスイッチング素子FET1を選定する。この場合の遅延時間ts2は、FET2のそれよりも60ns短い約25nsとなる。これを用いると、遅延時間tr2は、350nsに短縮できる。この時間は、放電開始電流IWEOのパルス幅360nsよりも短い。

したがって、スイッチング素子S2a, S2bに第1図に示すスイッチング素子FET1を使用することによって、放電開始電流 IWE0出力後、放電加工電流 IWE1が現れるまでの遅延時間の期間中をスイッチング素子S2a, S2bが発生する放電維持電流 IWE2により隙間無く補うことができるので、極間電流IWEが途切れることなく極間の導電路を維持することができる。

次に、第9図を参照してこの発明の意義を具体的に説明する。なお、第9図における横軸は、加工速度 [mm²/min] である。縦軸は、発熱量 [W] である。第9図において、特性36は、上述したスイッチング素子S1a,S1b,S2a,S2bを従来例と同様に単一特性のスイッチング素子で構成し、大容量の素子として第1図に示すスイッチング素子4(IGBT)を使用した場合の特性図である。特性37は、上述したスイッチング素子S1a,S1b,S2a,S2bを従来例と同様に単一特性のスイッチング素子で構成し、小容量の素子として第1図に示すスイッチング素子1(FET1)を使用した場合の特性図である。特性38は、上述したスイッチング素子51a,S1b,S2a,S2bをこの発明による異なる特性のスイッチング素子で構成し、第1図に示すスイッチング素子1(FET1)とスイッチング素子で構成し、第1図に示すスイッチング素子1(FET1)とスイッチング素子で構成し、第1図に示すスイッチング素子1(FET1)とスイッチング素子4(IGBT)とを組み合わせて使用した場合

10

15

20

25

の特性図である。特性39は、上述したスイッチング素子S1a, S1b, S2a, S2bを従来例と同様に単一特性のスイッチング素子で構成し、小容量の素子として第1図に示すスイッチング素子1(FET2)を使用した場合の特性図である。

上述したスイッチング素子S1a, S1b, S2a, S2bを単一のスイッチング素子で構成した場合でも、大容量の素子として第1図に示すスイッチング素子4(IGBT)を使用した場合では、比較的少ない素子数で済ますことができる。しかし、大容量スイッチング素子のみの回路では、素子の特性上動作が充分に速くないため、放電開始電流 IWEOが流れて極間電流が継続している間に放電加工電流IWE1をできるだけ早く印加することができず、放電加工電流IWE1出力時には、極間状態が絶縁回復(導電路がなく開放状態)してしまうことになる。このような極間状態では、従来例と同様に、直流電源V1の高電圧が極間に印加された状態となり、この高電圧によって新たな放電が発生し、予備放電なく突然大電流を極間に流すことになる。放電が安定せず、特性36に示すように、200 [mm²/min]程度までの加工速度しか得られず、加工速度を向上することができない。

一方、上述したスイッチング素子S1a, S1b, S2a, S2bを第1図に示すスイッチング素子1(FET1)で構成した場合には、このスイッチング素子1(FET1)は高速応答の素子であるので、放電開始電流 IWEOが流れて極間電流が継続している間に放電加工電流IWE1をできるだけ早く印加することができ、上記のような問題は起こらない。しかし、スイッチング素子1(FET1)のみの回路では、素子の電流容量が少ないため、そのまま大電流の放電加工電流IWE1を出力するにはかなり多数の素子を並列に構成する必要がある。また、大電流を必要とする高速加工領域では、スイッチング素子のON抵抗が大きく最大電流容量が小さい。そのため、特性37に示すように発熱量が大きくなり、素子の冷却にコストがかかるという問題がある。

これに対し、この発明では、上述したようにスイッチング素子S1a,S1b,

15

20

25

S2a, S2bを異なる特性のスイッチング素子で構成する。例えば、第1図に示すスイッチング素子1(FET1)とスイッチング素子4(IGBT)とを組み合わせて使用するようにした。その結果、上記した問題が解決され、少ないスイッチング素子数で特性38に示すように高速応答かつ大電流低損失な放電加工電源装置を実現することができる。

なお、特性39は、従来例で説明した第1図のスイッチング素子2(FET 2)を使用した回路構成における加工速度と発熱量との関係を示すが、この発明によって得られる特性38との比較から、この発明では、300 mm^2/min の加工速度時での発熱量が約2/3と大幅に低減できたことが解る。

10 このように、実施の形態1によれば、放電加工における予備放電から加工電流 投入までの遅延時間の期間中、極間に形成された導電路を消滅させることなく安 定的に維持し続け得るようにしたので、加工電流投入失敗による加工効率の低下 が防止できる。電極線の不要な断線も抑制することができる。そたがって、加工 効率や加工速度を向上させることができる。

また、予備放電から滑らかに加工電流を投入することができるので、加工面の 荒れを抑制し、加工精度や加工品質を向上させることができる。さらに、スイッ チング応答時間の比較的低速な大容量素子も使用できるようになったので、素子 数が低減できる。その結果、電源装置自体も小型化が図れ、安価に提供できる。 加えて、単一のスイッチング回路では実現できない大電流かつ高周波スイッチン グ動作が両立可能となるので、太線ワイヤ電極を使用した高速加工が可能となる。 実施の形態 2.

第10図は、この発明の実施の形態2である放電加工用電源装置が備える電源 制御回路の構成を示すブロック図である。なお、第10図では、実施の形態1 (第6図)に示した構成と同一ないしは同等である構成部分には、同一の符号が 付されている。ここでは、この実施の形態2に関わる部分を中心に説明する。

すなわち、この実施の形態2による電源制御回路は、実施の形態1 (第1図) に示した放電加工用電源装置におけるスイッチング素子S1a, S1b, S2a,

10

15

20

25

28

S2bを駆動制御する回路である。この実施の形態2では、スイッチング素子S1a, S1bと、スイッチング素子S2a, S2bとの特性関係として、実施の形態1と同様に速度差が大きくても良いが、その速度差が小さい場合でも適用できるようになっている。

構成要素は、第10図に示すように、実施の形態1(第6図)に示した構成を全て持っている。異なる点は、ドライブ回路6a,6bの入力パルス信号が、放電検出回路3が出力する開始指令パルス信号PKに変更されていることである。なお、説明の便宜から、ドライブ回路6a,6bからスイッチング素子S2a,S2bに与える駆動パルス信号には、実施の形態1(第6図)と同様の表記PD2を用いている。

次に、第10図~第12図を参照して、実施の形態2による放電加工用電源装置の動作について説明する。なお、第11図は、第10図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第12図は、第10図に示す電源制御回路によって動作する放電加工用電源装置の各部の動作波形を示す図である。

第10図、第11図において、極間に図示していない別の電源装置からある極間電圧VWEを印加し、極間が放電できる状態にする。これによって回路中の浮遊容量C1によるコンデンサ放電が発生し、放電開始電流 IWEOが極間に現れる。極間電圧VWEは急激に低下し、放電開始時刻 t 0 から時間 t k 経過後に最低の放電電圧 V a で安定する(第11図(1))。

放電検出回路3は、極間電圧VWEが基準電圧21よりも低くなることをコンパレータ21によって検出して極間に放電が発生したことを検知すると、その検知した時点(放電開始時刻 t 0)から遅延時間 t k 後に発振制御回路4とドライブ回路6a,6bとに発振開始指令パルス信号PKを出力する。発振開始指令パルス信号PKは、極間電圧VWEが消滅するまでの間出力される(第11図(2))。

発振制御回路4は、発振開始指令パルス信号PKを受けて、極間の加工状態によって予め設定されているパルス幅の制御パルス信号PCを遅延時間tc後にド

20

ライブ回路 5 a, 5 bに出力する(第11図(3))。

一方、ドライブ回路6a,6bは、遅延時間tk+td後に所定パルス幅を持つ駆動パルス信号PD2をスイッチング素子S2a,S2bに出力しオン駆動する(第11図(6))。スイッチング素子S2a,S2bは、遅延時間ts2後に、一定期間t2(on)だけオン動作状態になる(第11図(7))。スイッチング素子S2a,S2bを流れる電流IWE2は、浮遊インダクタンスL1,L2を通って極間に現れるので、一定期間t2(on)内、ある傾きを持って上昇を続け、一定期間t2(on)の終了と同時に下降に転ずる(第11図(8))。

駆動パルス信号PD1, PD2のパルス幅は、実施の形態1と同様に、PD1 > PD2となっている(第11図(4)(6))。駆動パルス信号PD1のパルス幅は、発振制御回路4が出力する制御パルス信号PCのパルス幅と同じパルス幅を持っているが、終了時刻は外部から変更設定できる。一方、駆動パルス信号PD1のパルス幅は、その役割から固定値を用いてよい。

また、スイッチング素子Sla, Slbの遅延時間 tslと、スイッチング素子Sla, Slbの遅延時間 tslと同様に、tsl>ts2となっている(第11図(5)(7))。

25 この実施の形態2では、スイッチング素子S2a, S2bは、発振制御回路4 での遅延時間 t c を省略したタイミングでオン動作を行うので、スイッチング素子S1a, S1bよりも少なくとも遅延時間 t c の分だけ速くオン動作状態にな

10

15

ように発生させることができる。

る。したがって、極間には、電流IWE2が電流 IWE1よりも遅延時間 t c の分だけ速く現れる。

その結果、第11図(8)に示すように、極間電流IMEとして、最初に時間 t r 2(t k + t d + t s 2 = t r 2)の経過後にスイッチング素子S 2 a , S 2 b を流れる電流IME2が現れ、その後、時間 t r 1(t k + t c + t d + t s 1 = t r 1)の経過後にスイッチング素子S 1 a , S 1 b を流れる電流IME1が現れることになる。この電流IME2は、従来例で説明した放電維持電流IWE22に対応し、電流IME1は、従来例で説明した大電流の放電加工電流IWE11に対応していることが解る。そして、スイッチング素子S 1 a , S 1 b がオン動作状態にある期間(t 1(o n))と、スイッチング素子S 2 a , S 2 b がオン動作状態にある期間(t 2(o n))との時間位置と大きさを調節することによって、第11図(8)に示すように、放電維持電流IWE2と放電加工電流IWE1とが大きな重なり部分を持つ

第12図では、以上説明した極間電流IWEに関わる部分の動作波形が抜き出して示されている。実施の形態1(第8図)と同様の特性が得られている。異なる点は、スイッチング素子S2a,S2bが、スイッチング素子S1a,S1bよりも少なくとも遅延時間 t c c d e

20 したがって、実施の形態1と同様に、極間電流IWEは、IWE=IWE0+IWE2+IWE1 となり、相互の重なり部分が従来例よりも相当に増加している。極間電流IWEが途 切れないようにすることができるだけでなく、大きな重なり部分を持つことによって加工エネルギーを増加させることができるので、同一の放電周波数で比較すると加工効率が向上することになる。

25 ここで、理解を容易にするため、具体的な値を用いて説明する。従来例と同様に、スイッチング素子Sla,Slb,Sla,Slbを単一特性の素子で構成した場合、放電開始時刻 t 0 から放電加工電流 IWE1が極間に現れるまでの遅延時

第10図に示した回路では、上述したようにスイッチング素子S2a, S2b はスイッチング素子S1a, S1bよりも遅延時間 tc分速くオンするが、この 場合は、さらに ts1-ts2=172ns-75ns=97ns速くオンする ことができる。スイッチング素子S2a, S2bのオン時間 t2(on)は、予め 設定された一定の時間であるが、放電加工電流IWE1を流すスイッチング素子S1



WO 2004/007132

5

a, S1bのオン時間 t1(on)ほど長くする必要はない。

具体的には、スイッチング素子S1a, S1bのオン時間 t1(on)は、最大では1500ns程度にもなるが、スイッチング素子S2a, S2bのオン時間 t2(on)は150ns程度で良い。また、出力電流のピーク値は、オン時間に 比例するため、放電維持電流IWE2のピーク値は、放電加工電流IWE1の最大ピーク 値よりも格段に低くできるので、スイッチング素子S2a, S2bの電流容量は、スイッチング素子S1a, S1bの電流容量よりも小さくて良い。

したがって、スイッチング素子S2a, S2bには、第1図のFET1のように電流容量が小さくてもより高速応答のスイッチング素子を用いることができる。スイッチング素子S1a, S1bは、逆にスイッチング応答時間の遅い素子を用いることができ、その応答時間は、スイッチング素子S2a, S2bによって放電開始電流IWEOと放電加工電流IWE1との遅延時間の期間中、極間の導電路を維持することができる範囲であれば良い。

また、第1図に示すように、一般的に同じ定格電圧でも電流容量の小さいスイッチング素子の方がゲート入力容量が小さくなる傾向にある。つまり、駆動に必要な電力も少なくて済むようになってくる。そのため、スイッチング素子S2a, S2bの駆動は、放電検出回路3の出力信号(開始指令パルス信号)PKで直接行っても良い。この場合には、ドライブ回路6a,6bは削除するので、ドライブ回路6a,6bでの遅延時間tdの分も短縮できることになる。

20 さらに、スイッチング素子S1a, S1bをオフしたままスイッチング素子S2a, S2bのみを使用すれば、従来よりもパルス幅の短い電流波形で放電加工することもできる。第1図に示した最小パルス幅で比較すると、FET2では、472nsであるが、FET1のみの使用では210nsまで半減できる。

このように、実施の形態2によれば、実施の形態1と同様の作用効果が得られ 25 るのに加えて、使用できるスイッチング素子の選択範囲を広くすることができる。 実施の形態3.

第13図は、この発明の実施の形態3である放電加工用電源装置が備える電源

10

15

20

25

制御回路の構成を示すブロック図である。なお、第10図では、実施の形態2 (第10図) に示した構成と同一ないしは同等である構成部分には、同一の符号 が付されている。ここでは、この実施の形態3に関わる部分を中心に説明する。

すなわち、この実施の形態3による電源制御回路は、実施の形態1 (第1図) に示した放電加工用電源装置におけるスイッチング素子S1a, S1b, S2a, S2bを駆動制御する回路である。構成要素は、第13図に示すように、実施の形態2 (第10図) に示した構成に加えて、ドライブ回路7a, 7bと、数値制御装置8と、切替器9とが追加されている。

ドライブ回路 7 a , 7 b の入力信号は、ドライブ回路 6 a , 6 b と同様に、放電検出回路 3 が出力する開始指令パルス信号 P K である。ドライブ回路 6 a の出力(駆動パルス信号 P D 2)とドライブ回路 7 a の出力(駆動パルス信号 P D 3)が一組として切替器 9 に入力されている。また、ドライブ回路 6 b の出力(駆動パルス信号 P D 2)とドライブ回路 7 a b 出力(駆動パルス信号 P D 3)が一組として切替器 9 に入力されている。

切替器9は、外部の数値制御装置8からの指示に従って、ドライブ回路6aの出力(駆動パルス信号PD2)とドライブ回路7aの出力(駆動パルス信号PD3)のいずれか一方を選択してスイッチング素子S2aに与え、ドライブ回路6bの出力(駆動パルス信号PD2)とドライブ回路7ab出力(駆動パルス信号PD3)のいずれか一方を選択してスイッチング素子S2bに与えるように動作する。

ここで、ドライブ回路 6 a , 7 a で生成するスイッチング素子 S 2 a をオン駆動する時間は、予め設定されている一定時間であるが、ドライブ回路 6 a とドライブ回路 7 a では、その一定時間が異なった設定になっている。したがって、スイッチング素子 S 2 a のオン駆動についてドライブ回路 6 a とドライブ回路 7 a を切替器 9 によって切り替えることによって、スイッチング素子 S 2 a のオン時間を変更することができる。

これと同様に、ドライブ回路6a,7aで生成するスイッチング素子S2aを

10

15

20

25

オン駆動する時間も互いに異なる時間になっている。切替器9によってスイッチング素子S2bのオン時間を変更することができる。しかも、切替器9は、外部の数値制御装置8からの指令により動作するようにしてあるので、数値制御装置8によりスイッチング素子S2a,S2bのオン時間を可変制御することができる。

そして、第13図では、1つのスイッチング素子に対して2つのドライブ回路 を設けているが、さらにオン時間の設定が異なる3以上のドライブ回路を設けて、 スイッチング素子のオン時間を細かく可変できるようにすることができる。

このように、この実施の形態3によれば、実施の形態2と同様の作用効果が得られるのに加えて、高速動作用スイッチング素子の駆動時間を任意に可変制御することができる。

実施の形態4.

第14図は、この発明の実施の形態4である放電加工用電源装置が備える電源 制御回路の構成を示すブロック図である。なお、第14図では、実施の形態2 (第10図) に示した構成と同一ないしは同等である構成部分には、同一の符号 が付されている。ここでは、この実施の形態4に関わる部分を中心に説明する。

すなわち、この実施の形態4による電源制御回路は、実施の形態1 (第1図) に示した放電加工用電源装置におけるスイッチング素子S1a, S1b, S2a, S2bを駆動制御する回路である。この実施の形態4では、低損失のスイッチング素子S1a, S1bを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例(その1)が示されている。

構成要素としては、第14図に示すように、実施の形態2(第10図)に示した構成において、発振制御回路4に代えて発振制御回路4a,4bが設けられ、それに伴い、数値制御装置(NC)8と、加工電流オン時間設定回路11a,11bとが追加されている。

放電検出回路3の出力(開始指令パルス信号PK)は、発振制御回路4a,4

10

15

20

25

bと、スイッチング素子S2aの駆動回路6a(つまり第10図に示すドライブ 回路6a)と、スイッチング素子S2bの駆動回路6b(つまり第10図に示す ドライブ回路6b)とに入力されている。

スイッチング素子S2aの駆動回路6a(以下単に「駆動回路6a」という)は、放電検出回路3から開始指令パルス信号PKが入力されると、それに応答して、スイッチング素子S2aに対しゲート・ドライブ信号G2aを出力する。スイッチング素子S2bの駆動回路6b(以下単に「駆動回路6b」という)は、放電検出回路3から開始指令パルス信号PKが入力されると、それに応答して、スイッチング素子S2bに対しゲート・ドライブ信号G2bを出力する。

加工電流オン時間設定回路11 a は、数値制御装置(NC)8の指示に従って加工電流オン時間を設定し、その設定値を発振制御回路4 a に与える。発振制御回路4 a は、放電検出回路3から開始指令パルス信号PKが入力されると、それに応答して、加工電流オン時間設定回路11 a が指定した加工電流オン時間をパルス幅とする制御パルス信号P1を発生し、スイッチング素子S1 a の駆動回路5 a (つまり第10図に示すドライブ回路5 a) に与える。スイッチング素子S1 a の駆動回路5 a (以下単に「駆動回路5 a」という)は、スイッチング素子S1 a に対しゲート・ドライブ信号G1 a を出力する。

また、加工電流オン時間設定回路11bは、数値制御装置(NC)8の指示に従って加工電流オン時間設定回路11aとは異なる値の加工電流オン時間を設定し、その設定値を発振制御回路4bに与える。発振制御回路4bは、放電検出回路3から開始指令パルス信号PKが入力されると、それに応答して、加工電流オン時間設定回路11bが指定した加工電流オン時間をパルス幅とする制御パルス信号P2を発生し、スイッチング素子S1bの駆動回路5b(つまり第10図に示すドライブ回路5b)に与える。スイッチング素子S1bの駆動回路5b(以下単に「駆動回路5b」という)は、スイッチング素子S1bに対しゲート・ドライブ信号G1bを出力する。

ここでは、制御パルス信号 P1, P2のパルス幅は、P1 < P2 となっている

10

15

20

25

が、動作中に、P1<P2の場合とP1>P2の場合とが入れ替わるようになっている。

次に、第14図〜第16図を参照して、実施の形態4による放電加工用電源装置の動作について説明する。なお、第15図は、第14図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第16図は、第14図に示す電源制御回路が出力するゲートドライブ信号と放電加工用電源装置における極間電流との関係を説明する図である。

第14図、第15図において、極間が放電開始できる状態となったとき、加工電流オン時間設定回路11aにて設定された加工電流オン時間をパルス幅とする制御パルス信号P1が発振制御回路4aから駆動回路5aに出力される。駆動回路5aは、入力された制御パルス信号P1のパルス幅分だけスイッチング素子S1aをオン駆動する。一方、同時に、加工電流オン時間設定回路11bにて設定された加工電流オン時間をパルス幅とする制御パルス信号P2が発振制御回路4bから駆動回路5bに出力される。

このとき、制御パルス信号 P2のパルス幅は、制御パルス信号 P1よりも微少時間 Δ t だけ長く設定してある。すなわち、 $P2=P1+\Delta$ t としてある。駆動回路 5 b は、入力された制御パルス信号 P2 のパルス幅分だけスイッチング素子 S1 b をオン駆動するので、スイッチング素子 S1 b は、スイッチング素子 S1 b は、スイッチング素子 S1 a よりも微少時間 Δ t だけ長い時間オン動作状態になる。但し、制御パルス信号 P1, P2 の立ち上りのタイミングは、同時であるので、駆動回路 S1 a S1 b は同時にオン動作を行う。

スイッチング素子S1a, S1bが同時にオン動作を行うことによって、放電加工電流IWEは、第15図に示すループ1の経路にて極間に流れる。このとき、放電加工電流IWEは、時間の経過に比例して、VGをスイッチング素子のゲート電位とすると、(V1-VG)/(L1+L2)の傾きを持って上昇していく。その過程で、制御パルス信号P2は、高レベルを維持し制御パルス信号P1のみが低レベ

10

15

20

25

37

ルになる。駆動回路5aは、制御パルス信号P1が低レベルになるので、スイッチング素子S1aをオフ状態にする。一方、パルス信号P2は高レベルを維持し続けているので、駆動回路5bは、スイッチング素子S1bのオン動作状態を維持し続けている。

上昇を続けていた放電加工電流IWEは、スイッチング素子S1aがオフしたことによって直流電源V1からの供給を断たれて下降に転じるが、回路中の浮遊インダクタンスL1,L2の誘導作用により、第15図に示すループ2Aの経路をVG/(L1+L2)の傾きを持って流れ続けようとする。この過程で、制御パルス信号P2が低レベルになるので、駆動回路5bは、スイッチング素子S1bをオフ状態にする。

ここで、回路中の浮遊インダクタンスL1,L2の誘導エネルギーが消滅する前に制御パルス信号P2が低レベルになっていれば、-VG/(L1+L2)の傾きを持って下降している残存した放電加工電流IWEは、第15図に示すループ3の経路を流れ、-(V1+VG)/(L1+L2)の傾きを持って急峻に直流電源V1へと帰還し、回生される。この結果、放電加工電流IWEは第15図に示すような台形波となる。以上が、 $P2=P1+\Delta$ tでの動作(パターン1の動作)である。

このような台形波形では、パルス幅を微少時間 Δ t だけ延長した分、スイッチング素子S 1 b での定常損失が増大することになるが、実施の形態 2 と同様にスイッチング素子S 2 a、S 2 b が高速動作を行うので、スイッチング素子S 1 a,S 1 b には I G B T 等の素子が使用できる。そのため、損失を最小限に留めることができる。 I G B T には、一般に、MOS-F E T 等に構造的に存在するオン抵抗がないため、定常状態(オン状態)での損失が少なく、パルス幅延長による損失増大が効果的に抑制できる。また、微少時間 Δ t の延長期間中にはスイッチング素子S 2 a,S 2 b は既にオフ状態になっているため、高速応答のMOS-F E T を使用していても微少時間 Δ t の延長による損失の増大は発生しない。

また、上記の動作説明では、 $P2=P1+\Delta$ t としているが、動作中に制御パルス信号P1, P2の関係を入れ替えて、 $P1=P2+\Delta$ t となるよう交互に発

10

15

20

25

振制御をしても良い。この場合には、上記の動作説明における微少時間 Δ t の期間中のスイッチング素子S 2 a , S 2 b のオン、オフの動作が逆転し、第 1 5 図に示すループ 2 A で示した経路がループ 2 B の経路になるだけで、同じ様に第 1 5 図示す台形波が得られる。以上が、 $P1 = P2 + \Delta$ t での動作(パターン 2 の動作)である。

第16図において、(1)は、ゲート・ドライブ信号G 1 を示している。 (2)は、ゲート・ドライブ信号G 2 を示している。(3)は、極間電流IWEを示している。図中、左側のゲート・ドライブ信号G 1,G 2 の関係がP 2 = P 1 + Δ t (パターン1) の場合である。右側のゲート・ドライブ信号G 1,G 2 の関係がP 1 = P 2 + Δ t (パターン2) の場合である。極間信号IWEとしては、どちらも同様波形の台形波になっている。

このような台形波形で還流ループの経路を固定している場合、スイッチング素子S1a,S1bでは、スイッチング損失と定常損失の割合に差が生じるため、損失のバランスが不均衡となる。しかし、スイッチング素子S1a,S1bのそれぞれに個別に発振制御回路と加工電流オン時間設定回路とを備えたため、還流ループを交互に切り替えることができ、スイッチング素子の負荷電流による損失を集中させずにバランスよく分配させることができる。

この実施の形態4によれば、環流ドライブ方式を採用したので、間欠放電1パルス当たりの投入エネルギーを大きくすることができ、大電流を必要とする太線ワイヤ電極を用いた放電加工が可能となる。

実施の形態5.

第17図は、この発明の実施の形態5である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第17図では、実施の形態4 (第14図)に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態5に関わる部分を中心に説明する。

すなわち、この実施の形態5による電源制御回路は、実施の形態1 (第1図) に示した放電加工用電源装置におけるスイッチング素子S1a, S1b, S2a,

10

15

S2bを駆動制御する回路である。この実施の形態5では、低損失のスイッチング素子S1a, S1bを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例(その2)が示されている。

構成要素としては、第17図に示すように、実施の形態4(第14図)に示した構成において、発振制御回路4bと加工電流オン時間設定回路11bとを省略し、代わりに、パルス幅延長回路13と切替回路14とが設けられている。

数値制御装置(NC)8の出力は、発振制御回路4aと加工電流オン時間設定回路11aとに与えられる他に、パルス幅延長回路13と切替回路14とにも与えられている。発振制御回路4aの出力(制御パルス信号P1)は、パルス幅延長回路13と切替回路14とに与えられている。パルス幅延長回路13は、入力された制御パルス信号P1のパルス幅を数値制御装置(NC)8からの指示に従って延長した制御パルス信号P2を生成し、切替回路14に出力する。切替回路14は、入力される制御パルス信号P1、P2の出力先(スイッチング素子S1a、S1b)を数値制御装置(NC)8からの指示に従って切り替えるようになっている。

つまり、発生する制御パルス信号P1, P2は、パルス幅が常にP1<P2の 関係にあるが、切替器14の作用によって実質的に実施の形態4と同様の動作が 行えるようになっている。

20 次に、第17図を参照して、実施の形態5による放電加工用電源装置の動作について説明する。第17図において、極間が放電開始できる状態となったとき、加工電流オン時間設定回路11aにて設定された加工電流オン時間をパルス幅とする制御パルス信号P1が発振制御回路4aからパルス幅延長回路13と切替回路14とに出力される。

25 延長回路13は、数値制御装置8からの指令値によって発振制御回路4aから 出力された制御パルス信号P1のパルス幅を延長した制御パルス信号P2を切替 回路14に出力する。切替回路14は、数値制御装置8からの指令に従って、入

力された制御パルス信号P1, P2それぞれの出力先を駆動回路5a, 5bのどちらかに切り替えて出力する。例えば、制御パルス信号P1は、駆動回路5aに出力し、制御パルス信号P2は、駆動回路5bに出力したとする。

駆動回路 5 a は、入力された制御パルス信号 P 1 のパルス幅分だけ、スイッチング素子 S 1 a をオン駆動する。一方、同時に駆動回路 5 b は、入力された制御パルス信号 P 2 のパルス幅分だけ、スイッチング素子 S 1 b をオン駆動する。このとき、延長回路 1 3 による制御パルス信号 P 1 の延長時間を Δ t とすると、制御パルス信号 P 1 と制御パルス信号 P 2 との関係は、実施の形態 4 にて説明したのと同様に、P 2 = P 1 + Δ t となる。

10 この場合、スイッチング素子S1bがスイッチング素子S1aよりも延長時間 Δ t だけ長い時間オン動作状態になるが、切替回路14によって駆動回路5a, 5 bに出力する制御パルス信号P1, P2の関係を逆転することによって、スイッチング素子S1aをスイッチング素子S1bよりも延長時間 Δ t だけ長い時間 オン動作状態にすることもできる。なお、実施の形態4にて説明したように、この延長時間 Δ t は、数値制御装置8の指令によって任意に可変制御することができることは言うまでもない。

このように、実施の形態5によれば、パルス幅延長回路13を設けたので、実施の形態4 (第14図) にて示した加工電流オン時間設定回路11bと発振制御回路4bとを削除することができ、簡素な構成で実施の形態4と同様の作用効果が得られる。

実施の形態6.

20

25

第18図は、この発明の実施の形態6である放電加工用電源装置が備える電源 制御回路の構成を示すプロック図である。なお、第18図では、実施の形態4 (第14図)に示した構成と同一ないしは同等である構成部分には、同一の符号 が付されている。ここでは、この実施の形態6に関わる部分を中心に説明する。

すなわち、この実施の形態5による電源制御回路は、実施の形態1 (第1図) に示した放電加工用電源装置におけるスイッチング素子S1a, S1b, S2a, WO 2004/007132

20

25

S2bを駆動制御する回路である。この実施の形態6では、低損失のスイッチング素子S1a, S1bを互いに異なるオン動作時間でもってオン・オフ制御して各種の環流ループを形成する環流ドライブ方式の構成例(その3)が示されている。

5 構成要素としては、第18図に示すように、実施の形態4(第14図)に示した構成において、加工電流オン時間設定回路12a,12bが追加されている。

数値制御装置(NC) 8の出力は、発振制御回路4a, 4bと加工電流オン時間設定回路11a, 11bとに与えられる他に、加工電流オン時間設定回路12a, 12bにも与えられている。

10 加工電流オン時間設定回路12 a は、数値制御装置(NC)8の指示に従って 加工電流オン時間を設定し、その設定値を駆動回路6 a に出力する。駆動回路6 a は、放電検出回路3から開始指令パルス信号PKが入力されると、それに応答 して、加工電流オン時間設定回路12 a が指定した加工電流オン時間をパルス幅 とするゲート・ドライブ信号G2 a を発生し、スイッチング素子S2 a をオン駆 動する。

加工電流オン時間設定回路12bは、数値制御装置(NC)8の指示に従って加工電流オン時間設定回路12aとは異なる値の加工電流オン時間を設定し、その設定値を駆動回路6bに出力する。駆動回路6bは、放電検出回路3から開始指令パルス信号PKが入力されると、それに応答して、加工電流オン時間設定回路12bが指定した加工電流オン時間をパルス幅とするゲート・ドライブ信号G2bを発生し、スイッチング素子S2bをオン駆動する。

この構成によれば、スイッチング素子S2a,S2bに対する駆動回路6a,6bにも個別に加工電流オン時間設定回路12a,12bをそれぞれ設けたので、実施の形態4にて説明した低損失側の環流ドライブに加えて、高速動作側において環流ドライブが可能である。すなわち、スイッチング素子S1a、S1bをオフ動作状態にしたままスイッチング素子S2a,S2bのみを使用する場合に、スイッチング素子S2a,S2bのオン時間を変えて素子の負荷バランスを採る

ことができる。その結果、高速動作側のスイッチング素子のみを使用する場合でも、ある程度出力電流エネルギーが調節可能となり、放電電流許容値の小さい ϕ 0.2 mm以下の細線ワイヤ使用時や、大電流を投入できない仕上加工時においても加工電流エネルギーを適切に調整できる。

5 なお、加工電流オン時間設定回路12a,12bによる駆動回路6a,6bに対するオン時間設定によって、ドライブ応答動作に遅延が生じることはない。この実施の形態6では、実施の形態4への適用例を示したが、実施の形態5にも同様に適用できることは言うまでもない。

実施の形態7.

15

25

10 第19図は、この発明の実施の形態7である放電加工用電源装置が備える電源 制御回路の構成を示すブロック図である。なお、第19図では、実施の形態4 (第14図)に示した構成と同一ないしは同等である構成部分には、同一の符号 が付されている。ここでは、この実施の形態7に関わる部分を中心に説明する。

すなわち、この実施の形態7による電源制御回路は、実施の形態1 (第1図) に示した放電加工用電源装置におけるスイッチング素子S1a, S1b, S2a, S2bを駆動制御する回路である。この実施の形態7では、放電開始時の放電状態(正常放電、即放電、短絡)に応じて極間に供給する電流パルスを、電流ピークの大きいものと小さいものとに切り替える場合の構成例(その1)が示されている。

20 第19図に示すように、接続関係は第14図に示した接続関係とは異なる部分があるが、構成要素としては、実施の形態4(第14図)に示した構成において、 放電状態判別回路15と電流パルス選択回路16とが追加されている。

第19図において、放電検出回路3の出力は、発振制御回路4a,4bに与えられるとともに、放電状態判別回路15にも与えられている。放電状態判別回路15の出力は、電流パルス選択回路16に与えられ、電流パルス選択回路16の出力は、発振制御回路4a,4bに与えられている。発振制御回路4a,4b、数値制御装置8と、加工電流オン時間設定回路11a,11bとの接続関係は、

10

15

20

第14図で示した構成と同様であるが、発振制御回路4bの出力(制御パルス信号P2)は、駆動回路5a,5bに与えられ、発振制御回路4aの出力(制御パルス信号P1)は、駆動回路6a,6bに与えられている。実施の形態4(第14図)にて説明したように、発振制御回路4bは、パルス幅の広い制御パルス信号BPを発生し、発振制御回路4aは、パルス幅の狭い制御パルス信号SPを発生する。

放電状態判別回路15は、放電検出回路3が検出した予備放電の情報を処理することによって極間の放電状態が、大電流を印加する正常放電状態であるか、繰り返す周波数が高くなる即放電状態もしくは短絡状態であるかを判別する。電流パルス選択回路16は、放電状態判別回路15の判別結果を受けて、発振制御回路4a,4bのどちらに発振指令を出力するかを選択する。具体的には、電流パルス選択回路16は、放電状態判別回路15の判別結果が、正常放電状態を示すときは、発振制御回路4bに発振指令を出力し、即放電状態もしくは短絡状態を示すときは、発振制御回路4aに発振指令を出力するようになっている。

次に、第19図、第20図を参照して、実施の形態7による放電加工用電源装置の動作について説明する。なお、第20図は、第19図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。ここで、第20図において、tdは、無負荷時間である。(1)は、放電状態判別回路15が正常放電状態、即放電状態、短絡状態の各状態の判別を行う電圧波形の例である。ここでは、無負荷時間tdの長さに応じて判別する例が示されている。(2)は、スイッチング素子S2a,S2bの駆動する制御パルス信号SPの発生タイミングを示している。(3)は、スイッチング素子S1a,S1bの駆動する制御パルス信号BPの発生タイミングを示している。(4)は、極間に供給される電流パルスの波形を示している。

25 まず、加工電流オン時間設定回路11a、11bには、それぞれ数値制御装置8を通じ、ワイヤ放電加工の加工条件の1パラメータとして予め制御パルス信号SP,BPのパルス幅が設定されている。前述したように、制御パルス信号SP,

10

15

20

25

PCT/JP2002/007107

BPのパルス幅は、BP>SPという関係で設定されている。これは、加工速度 やワイヤ断線防止の観点から定められる。

放電状態判別回路 15 は、放電検出回路 3 が検出した予備放電の間隔が広く、無負荷時間 t d が t d > 1 μ s ~ 2 μ s 程度と長い場合は、正常放電が発生したと判定する。一方、放電状態判別回路 15 は、放電検出回路 3 が検出した予備放電の間隔が狭く、無負荷時間が t d < 1 μ s ~ 2 μ s と短い場合は、短絡もしくは即放電が発生したと判断する。

電流パルス選択回路16は、放電状態判別回路15の判別結果が即放電状態もしくは短絡状態を示すときは、発振制御回路4aに発振指令を出力する。その結果、パルス幅の狭い制御パルス信号SPによって高速動作用のスイッチング素子S2a,S2bを駆動するゲート・ドライブ信号G2a,G2bが発生し、スイッチング素子S2a,S2bが制御パルス信号SPのパルス幅内オン動作を行い、即放電状態もしくは短絡状態にある極間に、第20図(4)に示すように、電流ピークの小さい電流パルスが供給される。

また、電流パルス選択回路16は、放電状態判別回路15の判別結果が正常放電状態を示すときは、発振制御回路4bに発振指令を出力する。その結果、パルス幅の広い制御パルス信号BPによって低損失動作用のスイッチング素子S1a, S1bを駆動するゲート・ドライブ信号G1a, G1bが発生し、スイッチング素子S1a, S1bが制御パルス信号BPのパルス幅内オン動作を行い、正常放電状態にある極間、第20図(4)に示すように、電流ピークの大きい電流パルスが供給される。

このように、極間には、正常放電が発生した場合には、パルス幅の広い制御パルス信号BPによって大電流ピークが供給され、短絡もしくは即放電が発生した場合には、パルス幅の狭い制御パルス信号SPによって小電流ピークが供給される。このとき、大電流ピーク供給時には、低損失特性に優れるスイッチング素子S1a、S1bが選択され、小電流ピーク供給時には高速動作特性に優れるスイッチング素子S2a、S2bが選択される。

. 5

10

15

20

25

45

前述したように、ワイヤ放電加工では、放電周波数の高い状態においては、正常放電の発生比率が1/3~1/2程度であるので、放電周波数が100kHzであっても、大電流ピークの必要な正常放電の発生周波数は50kHz以下となる。そこで、実施の形態7では、極間の放電開始時での放電状態に応じて供給する電流パルスを切り替える場合に、高周波動作に不適である正常放電の発生時には、低損失であるスイッチング素子S1a、S1bを使用して大電流ピークを供給できるようにした。一方、短絡や即放電といった無負荷時間が極端に短く放電サイクルが高いが放電現象的には大電流ピークが印加できない状態においては、高速動作に優れ高周波動作に対応可能なスイッチング素子S2a、S2bを使用して小電流ピークを供給できるようにした。

したがって、大電流かつ高速動作を両立した高速加工が実現可能となる。また特性の異なるスイッチング回路を組み合わせて使用するので、スイッチング素子の数を少なくすることができ、発熱量を少なくすることができる。さらに、低損失側のスイッチング回路の繰り返し周波数を1/2~1/3に押さえることができるので、より大電流かつ低損失の素子(IGBT等)が使用可能となる。実施の形態8.

第21図は、この発明の実施の形態8である放電加工用電源装置が備える電源制御回路の構成を示すブロック図である。なお、第21図では、実施の形態7 (第19図)に示した構成と同一ないしは同等である構成部分には、同一の符号が付されている。ここでは、この実施の形態7に関わる部分を中心に説明する。

すなわち、この実施の形態8による電源制御回路は、実施の形態1 (第1図) に示した放電加工用電源装置におけるスイッチング素子S1a, S1b, S2a, S2bを駆動制御する回路である。この実施の形態8では、放電開始時の放電状態 (正常放電、即放電、短絡) に応じて極間に供給する電流パルスを、電流ピークの大きいものと小さいものとに切り替える場合の構成例 (その2) が示されている。

第21図に示すように、実施の形態7(第19図)に示した構成において、電

PCT/JP2002/007107

WO 2004/007132

5

10

15

20

流パルス選択回路16に代えて、電流パルス停止回路17が設けられている。但し、電流パルス停止回路17の出力は、発振制御回路4bにのみ与えられている。電流パルス停止回路17は、放電状態判別回路15の判別結果が、即放電状態もしくは短絡状態を示すときは、発振制御回路4bに発振停止指令を出力するようになっている。電流パルス停止回路17は、放電状態判別回路15の判別結果が正常放電の場合には何もしない。

次に、第21図、第22図を参照して、実施の形態8による放電加工用電源装置の動作について説明する。なお、第22図は、第21図に示す電源制御回路による放電加工用電源装置の動作原理を説明する図である。第22図での各項目の内容は、第20図にて説明した通りである。

放電状態判別回路 15 は、放電検出回路 3 が検出した予備放電の間隔が広く、無負荷時間 t dが t d > 1 μ s ~ 2 μ s 程度と長い場合は、正常放電が発生したと判定する。一方、放電状態判別回路 15 は、放電検出回路 3 が検出した予備放電の間隔が狭く、無負荷時間が t d < 1 μ s ~ 2 μ s と短い場合は、短絡もしくは即放電が発生したと判断する。

電流パルス停止回路17は、放電状態判別回路15の判別結果が、即放電状態もしくは短絡状態を示すときに、発振制御回路4bに発振停止指令を出力する。したがって、放電検出回路3が検出した予備放電の状態が正常放電であるときは、発振制御回路4a,4bは、実施の形態4(第14図)にて説明したように順次動作するので、低損失のスイッチング素子S1a,S1bと高速動作に優れるスイッチング素子S2a,S2bとが順次に駆動される。

一方、放電検出回路3が検出した予備放電の状態が即放電状態もしくは短絡状態であるときは、発振制御回路4aのみが動作し、高速動作に優れるスイッチング素子S2a, S2bのみが駆動される。

25 その結果、第22図に示すように、極間に正常放電が発生した場合には、制御パルス信号BPによる大電流ピークと制御パルス信号SPによる小電流ピークとが供給される。一方、極間に短絡もしくは即放電が発生した場合には、制御パル

10

ス信号SPによる小電流ピークが供給される。

このように、実施の形態8では、極間の放電開始時での放電状態に応じて供給する電流パルスを切り替える場合に、高周波動作に不適である正常放電の発生時には、低損失であるスイッチング素子Sla、Slbを使用して大電流ピークを供給することと、高速応答に優れるスイッチング素子Sla、Slbを使用して小電流ピークを供給することとを順次に選択するようにした。一方、短絡や即放電といった無負荷時間が極端に短く放電サイクルが高いが放電現象的には大電流ピークが印加できない状態においては、低損失のスイッチング素子Sla,Slbの動作を停止し、高速動作に優れ高周波動作に対応可能なスイッチング素子Sla、Slbの動作を停止し、高速動作に優れ高周波動作に対応可能なスイッチング素子Sla、Slbのみを使用して小電流ピークを供給できるようにした。

したがって、大電流かつ高速動作を両立した高速加工が実現することに加え、 アーク切れのない安定した高速加工が可能となる。また、実施の形態7と同様の 作用効果が得られる。

15 産業上の利用可能性

この発明は、大電流で、かつ高速にワイヤ放電加工を行うワイヤ放電加工装置の放電加工用電源装置として用いるのに好適である。

10

請求の範囲

1. 電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間に放電パルス電流を供給するスイッチング回路を備える放電加工用電源装置において、

前記極間での放電開始の検出信号に応答して所定パルス幅の制御パルス信号を 発生するパルス幅制御手段を備えるとともに、

前記スイッチング回路は、

前記制御パルス信号を並列に受ける2つのスイッチング回路であって、高速動作に適したスイッチング素子を含むスイッチング回路と、低速動作に適したスイッチング素子を含むスイッチング回路とで構成される、

ことを特徴とする放電加工用電源装置。

- 2. 前記スイッチング回路は、
- 15 前記極間での放電開始の検出信号を受ける第1スイッチング回路と、前記放電 開始に応答して発生する所定パルス幅の制御パルス信号を受ける第2スイッチン グ回路とで構成され、

前記第1スイッチング回路は、高速動作に適したスイッチング素子と低速動作 に適したスイッチング素子とのいずれか一方を含むスイッチング回路であり、

20 前記第2スイッチング回路は、低速動作に適したスイッチング素子を含むスイッチング回路である、

ことを特徴とする請求の範囲第1項に記載の放電加工用電源装置。

3. 前記第1スイッチング回路は、高速動作に適したスイッチング素子を含むス イッチング回路である場合には、前記放電開始の検出信号が前記高速動作に適し たスイッチング素子の制御端に直接印加されることを特徴とする請求の範囲第2 項に記載の放電加工用電源装置。 4. 前記第1スイッチング回路は、

・前記放電開始の検出信号を受けてパルス幅が互いに異なる駆動パルス信号を発生する複数の駆動回路と、

5 外部からの指令に基づき前記複数の駆動回路のいずれか一つが出力する駆動パルス信号を選択して前記スイッチング素子の制御端に印加する選択回路と、

を備えたことを特徴とする請求の範囲第2項に記載の放電加工用電源装置。

- 5. 前記スイッチング回路は、
- 10 前記放電開始の検出信号を受ける第1スイッチング回路と、前記制御パルス信号を受ける第2スイッチング回路とで構成され、

前記第1スイッチング回路は、高速動作に適したスイッチング素子を含むスイッチング回路であり、

前記第2スイッチング回路は、低速動作に適したスイッチング素子を含むスイ 15 ッチング回路であり、

前記パルス幅制御手段は、前記発生する制御パルス信号のパルス幅を前記第2 スイッチング回路において対向するスイッチング素子間で互いに異なる値に制御する、

ことを特徴とする請求の範囲第1項に記載の放電加工用電源装置。

20

6. 前記パルス幅制御手段は、

前記対向するスイッチング素子の一方が導通状態になる期間を与える第1パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手段に与える第1設定手段と、

25 前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第1 パルス幅とは異なる値の第2パルス幅に設定した制御パルス信号を発生し、前記 他方のスイッチング素子の駆動手段に与える第2設定手段と、

15

25

を備えたことを特徴とする請求の範囲第5項に記載の放電加工用電源装置。

7. 前記パルス幅制御手段は、

第1パルス幅に設定した制御パルス信号を発生する設定手段と、

5 前記第1パルス幅を延長した第2パルス幅の制御パルス信号を出力する延長手 段と、

外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動 手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御 パルス信号として、前記第1パルス幅を持つ制御パルス信号と前記第2パルス幅 を持つ制御パルス信号とを切り替えて出力する切替手段と、

を備えたことを特徴とする請求の範囲第5項に記載の放電加工用電源装置。

8. 前記パルス幅制御手段は、

前記対向するスイッチング素子の一方が導通状態になる期間を与える第1パルス幅に設定した制御パルス信号を発生し、前記一方のスイッチング素子の駆動手 段に与える第1設定手段と、

前記対向するスイッチング素子の他方が導通状態になる期間を与える前記第1 パルス幅とは異なる値の第2パルス幅に設定した制御パルス信号を発生し、前記 他方のスイッチング素子の駆動手段に与える第2設定手段と、を備え、さらに、

20 前記第1スイッチング回路において対向するスイッチング素子のそれぞれを導 通状態にする期間を与えるパルス幅を設定する第3設定手段を備え、

前記第1スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記第3設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動する、

ことを特徴とする請求の範囲第5項に記載の放電加工用電源装置。

10

9. 前記パルス幅制御手段は、

第1パルス幅に設定した制御パルス信号を発生する第1設定手段と、

前記第1パルス幅を延長した第2パルス幅の制御パルス信号を出力する延長手 段と、

外部からの指令に従い前記対向するスイッチング素子それぞれを駆動する駆動 手段に対し、それぞれのスイッチング素子を導通状態にするパルス幅を持つ制御 パルス信号として、前記第1パルス幅を持つ制御パルス信号と前記第2パルス幅 を持つ制御パルス信号とを切り替えて出力する切替手段と、を備え、さらに、

前記第1スイッチング回路において対向するスイッチング素子のそれぞれを導 通状態にする期間を与えるパルス幅を設定する第2設定手段を備え、

前記第1スイッチング回路において対向するスイッチング素子のそれぞれを駆動する駆動手段は、前記放電開始の検出信号を受けて、前記第2設定手段が設定したパルス幅をもつ駆動パルス信号を発生しそれぞれのスイッチング素子を駆動する、

- 15 ことを特徴とする請求の範囲第5項に記載の放電加工用電源装置。
 - 10. 前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする請求の範囲第1項に記載の放電加工用電源装置。
- 20 11. 電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第1パルス幅の制御パルス信号を発生する第1パルス幅制御手段、および前記第1パルス幅とは異なる値の第2パルス幅の制御パルス信号を発生する第2パルス幅制御手段と、

前記第1パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給 25 するスイッチング回路であって、低速動作に適したスイッチング素子を含む第1 スイッチング回路と、・

前記第2パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給

するスイッチング回路であって、高速動作に適したスイッチング素子を含む第2 スイッチング回路と、

前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態 とのいずれであるかを判別する放電状態判別手段と、

5 前記放電状態判別手段の判別結果が、正常放電状態を示すときは前記第1パルス幅制御手段に出力指示を出し、即放電状態ないしは短絡状態を示すときは前記第2パルス幅制御手段に出力指示を出す電流パルス選択手段と、

を備えたことを特徴とする放電加工用電源装置。

- 10 12. 前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする請求の範囲第11項に記載の放電加工用電源装置。
 - 13. 電極と前記電極に所定間隔を置いて対向配置される他方の電極としての被加工物との間である極間での放電開始に応答して、第1パルス幅の制御パルス信号を発生する第1パルス幅制御手段、および前記第1パルス幅とは異なる値の第2パルス幅の制御パルス信号を発生する第2パルス幅制御手段と、

前記第1パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給 するスイッチング回路であって、低速動作に適したスイッチング素子を含む第1 スイッチング回路と、

20 前記第2パルス幅の制御パルス信号を受けて前記極間に放電パルス電流を供給 するスイッチング回路であって、高速動作に適したスイッチング素子を含む第2 スイッチング回路と、

前記極間での放電開始時の放電状態が、正常放電状態と即放電状態と短絡状態 とのいずれであるかを判別する放電状態判別手段と、


25 前記放電状態判別手段の判別結果が即放電状態ないしは短絡状態を示すとき、 前記第1パルス幅制御手段に出力停止指示を出す電流パルス停止手段と、

を備えたことを特徴とする放電加工用電源装置。


14. 前記制御パルス信号のパルス幅を放電開始前に外部から変更設定を行う手段を備えたことを特徴とする請求の範囲第13項に記載の放電加工用電源装置。

第一図

' `	スイッチング素子(容量)	ゲート入力容量	ターン・オン時間 ターン・オフ時間	ターン・オフ時間	最小パルス幅
	.1 FET1(500V,3A)	330pF	25nS	50nS	77nS
7	2 FET1(500V,10A)	1050pF	85nS	135nS	210nS
3	3 FET1(500V,30A)	2800pF	172nS	300nS	472nS
4	4 FET1(600V,75A)	4100pF	8000s	800nS	1400nS
10	5 IGBTモジュール (600V,400A)	20000pF	700nS	1100nS	1800nS





第3図



4/22


第4図







WO 2004/007132

第6図










lwe0

t0


(9)


IWE


第9図




第10図









第13図




第14図




第15図







第17図




第18図



第19図




第20図




WO 2004/007132

第21図



第22図





Internal application No.
PCT/JP02/07107

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ B23H1/02					
According to International Patent Classification (IPC) or to both national classification and IPC					
	SEARCHED				
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ B23H1/02, B23H7/04, B23H7/14					
Jitsı Kokai	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Jitsuyo Shinan Toroku Koho 1996-2002 Kokai Jitsuyo Shinan Koho 1971-2002 Toroku Jitsuyo Shinan Koho 1994-2002				
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.		
Y A	JP 4-105819 A (MITSUBISHI DE KAISHA), 07 April, 1992 (07.04.92), Page 1, lower right column, lupper right column, line 19; (Family: none)	ine 14 to page 2,	1-3,5,6,8,10 4,7,9,11-14		
Y A	JP 6-141542 A (Fanuc Ltd.), 20 May, 1994 (20.05.94), Full text; drawings (Family: none)		1-3,5,6,8,10 4,7,9,11-14		
× Furth	er documents are listed in the continuation of Box C.	See patent family annex.			
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered to exhibit the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 10 October, 2002 (10.10.02) "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of mailing of the international search report 29 October, 2002 (29.10.02)			the application but cited to enlying the invention claimed invention cannot be red to involve an inventive claimed invention cannot be to when the document is documents, such a skilled in the art family		
Name and mailing address of the ISA/ Authorized officer					
Name and mailing address of the ISA/ Japanese Patent Office		Audionzed officei			
Facsimile No.		Telephone No.			

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	US 5064984 A1 (MITSUBISHI DENKI KABUSHIKI KAISHA), 12 November, 1991 (12.11.91), Column 1, line 67 to column 2, line 30; Fig. 1 & JP 3-104517 A (MITSUBISHI DENKI KABUSHIKI KAISHA), 01 May, 1991 (01.05.91), Page 2, upper right column, line 15 to lower left column, line 19; Fig. 3 & DE 4029578 A1 & CH 681701 A	1-3,5,6,8,10 4,7,9,11-14
A	JP 2002-36030 A (Mitsutoyo Corp.), 05 February, 2002 (05.02.02), Page 6, right column, lines 25 to 33; Fig. 1 (Family: none)	1-14
A	JP 3-92220 A (Sedomu Kabushiki Kaisha), 17 April, 1991 (17.04.91), Page 4, upper right column, line 5 to lower left column, line 3; Fig. 4 (Family: none)	1-14



国際出願番号 PCT/JP02/07107

	······································	<u></u>			
A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl ⁷ B23H1/02					
B. 調査を行					
調査を行った最小限資料(国際特許分類(IPC))					
Int. Cl' B23H1/02 B23H7/04 B23H7/14					
旦、小明次的リカの次的元明大・ケー・ナノ所に合土ムフェの					
最小限資料以外の資料で調査を行った分野に含まれるもの					
日本国実用新	日本国実用新案公報 1926-1996年 日本国公開実用新案公報 1971-2002年 日本国実用新案登録公報 1996-2002年				
日本国公開実	用新案公報 1971-2002年				
日本国実用新	案登録公報 1996-2002年				
日本国登録実	用新案公報 1994-2002年				
I TOWN THE TOWN THE REAL PROPERTY AND ADDRESS OF THE PERSON ADDRESS OF THE PERSON AND ADDRESS OF THE PERSON ADDRES					
国際調査で使用	目した電子データベース(データベースの名称、	調査に使用した用語)			
1					
		•			
○ 即連士	としているとして十二				
C. 関連する 引用文献の	ると認められる文献		関連する		
カテゴリー*	 引用文献名 及び一部の箇所が関連すると	よけ その関連ナス統正の事一	請求の範囲の番号		
Y	JP 4-105819 A (三菱電	『機株式会社),1992.0	1-3, 5,		
	4.07,第1頁右下欄第14行-第	第2百右上欄第19行及び第4	6, 8, 10		
A	図 (ファミリーなし)	17 - X - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1	i i		
Α.	M () f \ y = \ a \ b)		4, 7, 9,		
			11 - 14		
			•		
Y	JP 6-141542 A (ファフ	ナック株式会社), 1994.	1-3, 5,		
-	05.20,全文及び図面(ファミ)		6, 8, 10		
	03.20, 主义及①四国(2)、	() () () () () () () () () ()			
A			4, 7, 9,		
ł			11-14		
			•		
区 C欄の続き	さにも文献が列挙されている。	□ パテントファミリーに関する別	糾な会服		
21 01000000	こにも文献がつりまですってくいる。		MA C \$ 1800		
* 引用文献の	のカテゴリー	の日の後に公表された文献			
	重のある文献ではなく、一般的技術水準を示す	「T」国際出願日又は優先日後に公表	された文献であって		
1 50°		出願と矛盾するものではなく、			
	厦日前の出願または特許であるが、国際出願日	の理解のために引用するもの	O 73 - 2 MATTER CLOSE THE		
「E」国際田願日前の田願または特許であるか、国際田願日 の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで		当該文献のみで発明			
以後に公安されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの					
日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1 文献(理由を付す) 上の文献との、当業者にとって自明である組合せ					
ス版(座角を行り) 「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの					
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献					
国際調査を完了した日 国際調査報告の発送日 201002					
国際調査を完了した日 10.10.02 国際調査報告の発送日 29.10.02					
国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 3P 3117			3P 3117		
日本国特許庁(ISA/JP) 神崎孝之 神崎孝之		p"			
郵便番号100-8915					
東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3362			内線 3362		



国際調査報告

国際出願番号 PCT/JP02/07107

C (続き).	関連すると認められる文献	
引用文献の カテゴリー*		関連する 請求の範囲の番号
Y	US 5064984 A1 (MITSUBISHI DENKI K. K.), 1991. 11. 12, 第1欄第67行-第2欄第30行, 第1図 & JP 3-104517 A (三菱電機株式会社), 199 1. 05. 01, 第2頁右上欄第15行-左下欄第19行, 第3図 & DE 4029578 A1 & CH 681701 A	1-3, 5, 6, 8, 10 4, 7, 9, 11-14
A	JP 2002-36030 A (株式会社ミツトヨ), 200 2.02.05, 第6頁右欄第25-33行, 図1 (ファミリーな し)	1-14
A	JP 3-92220 A (セドム株式会社), 1991.04. 17, 第4頁右上欄第5行-左下欄第3行, 第4図 (ファミリーな し)	1-14